[导读]现今,在低端数字通信应用领域,我们随处可见IIC(Inter-Integrated Circuit)和 SPI(Serial Peripheral Interface)的身影。原因是这两种通信协议非常适合近距离低速芯片间通信。Philips(for IIC)和Motorola(for SPI)出于不同背景和市场需求制定了这两种标准通
现今,在低端数字通信应用领域,我们随处可见IIC(Inter-Integrated Circuit)和 SPI(Serial Peripheral Interface)的身影。原因是这两种通信协议非常适合近距离低速芯片间通信。Philips(for IIC)和Motorola(for SPI)出于不同背景和市场需求制定了这两种标准通信协议。
IIC开发于1982年,当时是为了给电视机内的CPU和外围芯片提供更简易的互联方式。电视机是最早的嵌入式系统之一,而最初的嵌入系统是使用内存映射(memory-mapped I/O)的方式来互联微控制器和外围设备的。要实现内存映射,设备必须并联入微控制器的数据线和地址线,这种方式在连接多个外设时需大量线路和额外地址解码芯片,很不方便并且成本高。
为了节省微控制器的引脚和和额外的逻辑芯片,使印刷电路板更简单,成本更低,位于荷兰的Philips实验室开发了“Inter-Integrated Circuit”,IIC或I2C ,一种只使用二根线接连所有外围芯片的总线协议。最初的标准定义总线速度为100kbps。经历几次修订,主要是1995年的400kbps,1998的3.4Mbps。
有迹象表明,SPI总线首次推出是在1979年,Motorola公司将SPI总线集成在他们第一支改自68000微处理器的微控制器芯片上。SPI总线是微控制器四线的外部总线(相对于内部总线)。与IIC不同,SPI没有明文标准,只是一种事实标准,对通信操作的实现只作一般的抽象描述,芯片厂商与驱动开发者通过data sheets和application notes沟通实现上的细节。
对于有经验的数字电子工程师来说,用SPI互联两支数字设备是相当直观的。SPI是一种四根信号线协议(如图1):
SCLK:Serial Clock (output from master);
MOSI;SIMO:Master Output,Slave Input;
MISO;SOMI:Master Input,Slave Output;
SS:Slave Select (active low)。
SPI是单主设备(single-master)通信协议,这意味着总线中的只有一支中心设备能发起通信。当SPI主设备想读/写从设备时,它首先拉低从设备对应的SS线(SS是低电平有效),接着开始发送工作脉冲到时钟线上,在相应的脉冲时间上,主设备把信号发到MOSI实现“写”,同时可对MISO采样而实现“读”,如图2:
SPI有四种操作模式:模式0、模式1、模式2和模式3.它们的区别是定义了在时钟脉冲的哪条边沿转换(toggles)输出信号,哪条边沿采样输入信号,还有时钟脉冲的稳定电平值(即时钟信号无效时是高还是低)。每种模式由一对参数刻画,它们称为时钟极(clock polarity)CPOL与时钟期(clock phase)CPHA。
主从设备必须使用相同的工作参数——SCLK\CPOL和CPHA,才能正常工作。如果有多个从设备,并且它们使用了不同的工作参数,那么主设备必须在读写不同从设备间重新配置这些参数。
SPI不规定最大传输速率,没有地址方案;SPI也没规定通信应答机制,没有规定流控制规则。事实上,SPI主设备甚至并不知道指定的从设备是否存在。这些通信控制都得通过SPI协议以外自行实现。例如,要用SPI连接一支“命令-响应控制型”解码芯片,则必须在SPI的基础上实现更高级的通信协议。
SPI并不关心物理接口的电气特性,例如信号的标准电压。在最初,大多数SPI应用都是使用间断性时钟脉冲和以字节为单位传输数据的,但现在有很多变种实现了连续性时间脉冲和任意长度的数据帧。
与SPI的单主设备不同,IIC是多主设备的总线,IIC没有物理的芯片选择信号线,没有仲裁逻辑电路,只使用两条信号线——serial data(SDA)和serial clock(SCL)。
-
-
-
数据(帧)中的某些数据位,用于控制通信的开始、停止、方向(读写)和应答机制。
IIC数据传输速率有标准模式(100kbps)、快速模式(400kbps)和高速模式(3.4Mbps),另外一些变种实现了低速模式(10kbps)和快速+模式(1Mbps)。
物理实现上,IIC总线由两根信号线和一根地线组成。两根信号线都是双向传输的,参考图3。IIC协议标准规定发起通信的设备称为主设备,主设备发起一次通信后,其它设备均为从设备。
IIC通信过程大概如下。首先,主设备发一个START信号,这个信号就像对所有其它设备喊:请大家注意!然后其它设备开始监听总线以准备接收数据。接着,主设备发送一个7位设备地址加一位的读写操作的数据帧。当所设备接收数据后,比对地址自己是否目标设备。如果比对不符,设备进入等待状态,等待STOP信号的来临;如果比对相符,设备会发送一个应答信号——ACKNOWLEDGE作回应。
当主设备收到应答后便开始传送或接收数据。数据帧大小为8位,尾随一位的应答信号。主设备发送数据,从设备应答;相反主设备接数据,主设备应答。当数据传送完毕,主设备发送一个STOP信号,向其它设备宣告释放总线,其它设备回到初始状态。
基于IIC总线的物理结构,总线上的START和STOP信号必定是唯一的。另外,IIC总线标准规定:SDA线的数据转换必须在SCL线的低电平期,在SCL线的高电平期,SDA线的上数据是稳定的。
在物理实现上,SCL线和SDA线都是漏极开路(open-drain),通过上拉电阻外加一个电压源。当把线路接地时,线路为逻辑0,当释放线路,线路空闲时,线路为逻辑1。基于这些特性,IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。
IIC总线设计只使用了两条线,但相当优雅地实现任意数目设备间无缝通信,堪称完美。我们设想一下,如果有两支设备同时向SCL线和SDA线发送信息会出现什么情况。
基于IIC总线的设计,线路上不可能出现电平冲突现象。如果一支设备发送逻辑0,其它发送逻辑1,那么线路看到的只有逻辑0。也就是说,如果出现电平冲突,发送逻辑0的始终是“赢家”。
总线的物理结构亦允许主设备在往总线写数据的同时读取数据。这样,任何设备都可以检测冲突的发生。当两支主设备竞争总线的时候,“赢家”并不知道竞争的发生,只有“输家”发现了冲突——当它写一个逻辑1,却读到0时——而退出竞争。
任何IIC设备都有一个7位地址,理论上,现实中只能有127种不同的IIC设备。实际上,已有IIC的设备种类远远多于这个限制,在一条总线上出现相同的地址的IIC设备的概率相当高。为了突破这个限制,很多设备使用了双重地址——7位地址加引脚地址(external configuration pins)。IIC标准也预知了这种限制,提出10位的地址方案。
-
-
第二,第一个字节前五位最高有效位用作10位地址标识,约定是“11110”。
除了10位地址标识,标准还预留了一些地址码用作其它用途,如下表:
在IIC通信中,主设备决定了时钟速度。因为时钟脉冲信号是由主设备显式发出的。但是,当从设备没办法跟上主设备的速度时,从设备需要一种机制来请求主设备慢一点,这种机制称为时钟拉伸。而基于IIC结构的特殊性,这种机制得到实现。当从设备需要降低传输的速度的时候,它可以按下时钟线,逼迫主设备进入等待状态,直到从设备释放时钟线,通信才继续。
原理上讲,使用上拉电阻来设置逻辑1,会限制总线的最大传输速度。而速度是限制总线应用的因素之一。这也说明为什么要引入高速模式(3.4Mbps)。在发起一次高速模式传输前,主设备必须先在低速的模式下(例如快速模式)发出特定的“High Speed Master”信号。为缩短信号的周期和提高总线速度,高速模式必须使用额外的I/O缓冲区。另外,总线仲裁在高速模式下可屏蔽掉。更多的信息请参与总线标准文档。
IIC只需两根信号线,而标准SPI至少四根信号,如果有多个从设备,信号需要更多。一些SPI变种虽然只使用三根线——SCLK、SS和双向的MISO/MOSI,但SS线还是要和从设备一对一根。另外,如果SPI要实现多主设备结构,总线系统需额外的逻辑和线路。用IIC构建系统总线唯一的问题是有限的7位地址空间,但这个问题新标准已经解决——使用10位地址。从第一点上看,IIC是明显的大赢家。
如果应用中必须使用高速数据传输,那么SPI是必然的选择。因为SPI是全双工,IIC的不是。SPI没有定义速度限制,一般的实现通常能达到甚至超过10Mbps。IIC最高的速度也就快速+模式(1Mbps)和高速模式(3.4Mbps),后面的模式还需要额外的I/O缓冲区,还并不是总是容易实现的。
IIC常被称更优雅于SPI。公正的说,笔者更倾向于认为两者同等优雅和健壮。IIC的优雅在于它的特色——用很轻盈的架构实现了多主设备仲裁和设备路由。但是对使用的工程师来讲,理解总线结构更费劲,而且总线的性能不高。
SPI的优点在于它的结构相当的直观简单,容易实现,并且有很好扩展性。SPI的简单性不足称其优雅,因为要用SPI搭建一个有用的通信平台,还需要在SPI之上构建特定的通信协议软件。也就是说要想获得SPI特有而IIC没有的特性——高速性能,工程师们需要付出更多的劳动。另外,这种自定的工作是完全自由的,这也说明为什么SPI没有官方标准。IIC和SPI都对低速设备通信提供了很好的支持,不过,SPI适合数据流应用,而IIC更适合“字节设备”的多主设备应用。
在数字通信协议簇中,IIC和SPI常称为“小”协议,相对Ethernet、USB、SATA、PCI-Express等传输速度达数百上千兆字节每秒的总线。但是,我们不能忘记的是各种总线的用途是什么。“大”协议是用于系统外的整个系统之间通信的,“小”协议是用于系统内各芯片间的通信,没有迹象表明“大”协议有必要取代“小”协议。IIC和SPI的存在和流行体现了“够用就好”的哲学。回应文首,IIC和SPI如此流行,它是任何一位嵌入式工程师必备的工具。
免责声明:整理文章为传播相关技术,版权归原作者所有,如有侵权,请联系删除
免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!
扫描二维码,关注更多精彩内容
本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
在嵌入式系统开发中,整型溢出是引发安全漏洞和系统故障的常见原因。据MITRE统计,CWE-190(整数溢出)位列嵌入式安全漏洞前三。本文从工程实践角度,探讨边界检查算法与数据类型选择的协同防护策略。
关键字:
边界检查算法
嵌入式系统
整型溢出
在嵌入式系统广泛应用的今天,网络通信已成为其不可或缺的功能。然而,受限于资源、功耗和实时性要求,嵌入式系统中的TCP/IP协议栈性能优化成为关键挑战。本文将从协议栈选型、参数调优、硬件加速及代码优化等方面,探讨嵌入式系统...
关键字:
网络协议栈
嵌入式系统
在嵌入式物联网设备中,Wi-Fi模块是实现高速数据传输的核心组件。然而,受限于MCU资源、协议栈效率及网络环境,实际吞吐量常低于理论带宽的30%。本文以ESP32-S3(支持Wi-Fi 6,最大速率150Mbps)为例,...
关键字:
Wi-Fi
嵌入式系统
嵌入式系统开发中,硬件与软件高度耦合,复杂度高,一次性集成所有模块调试极易陷入“问题定位难、复现率低”的困境。分步调试法通过“最小功能验证→模块逐步扩展→多模块协同”的渐进式策略,可显著提升调试效率。本文以STM32微控...
关键字:
嵌入式系统
分步调试法
在物联网设备、可穿戴设备等嵌入式场景中,电池寿命是制约产品竞争力的核心指标。低功耗设计需贯穿硬件选型、系统架构到软件策略的全流程,其中休眠模式切换与电源管理芯片(PMIC)的精细配置是关键环节。本文从实际工程角度,解析如...
关键字:
低功耗设计
PMIC配置
嵌入式系统
在嵌入式系统开发中,性能优化与功耗控制是相互制约的核心挑战。通过对STM32F4系列MCU的实测分析,发现通过针对性代码优化可使计算密集型任务执行时间缩短62%,而结合精准功耗测量可进一步降低系统能耗35%。本文结合具体...
关键字:
嵌入式系统
代码优化
在物联网与工业4.0深度融合的今天,嵌入式系统已成为能源管理、智能制造等关键领域的基础设施。然而,资源受限与网络暴露的双重特性,使其成为攻击者觊觎的“数字靶心”。通过内核配置裁剪与编译优化协同加固,可构建“攻防一体”的安...
关键字:
嵌入式系统
内核配置
物联网
在物联网与工业4.0深度融合的背景下,嵌入式系统作为关键基础设施,其通信协议栈的性能直接影响系统实时性、可靠性和安全性。然而,受限于资源约束与硬件特性,传统协议栈在嵌入式场景中常面临内存拷贝、锁竞争、缓存效率低下等瓶颈。...
关键字:
通信协议栈
嵌入式系统
在电池供电的嵌入式系统中,功耗优化直接决定产品续航能力。通过示波器与专业功耗分析仪的协同测量,可实现从瞬态脉冲到长期统计的全面功耗量化分析,为低功耗设计提供精确数据支撑。
关键字:
嵌入式系统
示波器
在嵌入式系统开发中,状态机作为一种高效的任务调度模型,通过将复杂逻辑分解为离散状态和转移条件,显著提升了系统的可维护性和实时性。本文以智能交通信号灯控制系统为例,阐述状态机设计在嵌入式任务调度中的具体实现方法。
关键字:
状态机
嵌入式系统
在嵌入式系统开发中,自定义通信协议是连接不同硬件模块的核心纽带。相比标准协议,自定义协议能更好地适配资源受限的嵌入式环境,同时满足特定场景的性能需求。本文介绍一种轻量级、可扩展的协议设计方法,适用于工业控制、物联网设备等...
关键字:
自定义协议
嵌入式系统
板间通信
在嵌入式系统长期运行过程中,内存泄漏如同"慢性毒药",会导致系统性能逐渐下降直至崩溃。本文提出一种基于动态追踪的运维态内存泄漏检测方案,通过轻量级内核模块实现无侵入式内存监控,已在工业控制器、车载ECU等场景验证有效性。
关键字:
嵌入式系统
内存泄漏
在嵌入式系统开发中,进程间通信(IPC)是构建复杂分布式系统的核心挑战。传统方案如共享内存+信号量虽性能优异,但需手动处理同步问题;Socket编程灵活但代码冗余度高;消息队列则受限于消息大小和传输效率。在此背景下,na...
关键字:
嵌入式系统
nanomsg
在嵌入式系统中,消息队列是实现任务间通信的核心机制,而优先级消息队列则进一步满足了实时性需求——高优先级消息(如紧急报警、控制指令)需优先处理,低优先级消息(如日志数据)可延迟处理。本文提出一种基于静态数组的简易优先级消...
关键字:
嵌入式系统
消息队列
在资源受限的嵌入式系统中,软件崩溃往往导致设备失控、数据丢失甚至安全风险。本文梳理12种常见崩溃类型,结合典型场景与解决方案,帮助开发者构建更健壮的嵌入式系统。
关键字:
嵌入式软件
嵌入式系统
在嵌入式系统开发中,分层架构设计是平衡硬件依赖性与软件可维护性的核心方法。通过将系统划分为功能明确的层次,开发者可实现"关注点分离",使硬件变更不影响上层逻辑,软件迭代不干扰底层驱动。本文解析通用嵌入式架构的分层模型与实...
关键字:
嵌入式软件
嵌入式系统
在嵌入式系统中,SPI(Serial Peripheral Interface)作为高速同步串行通信协议,广泛应用于传感器、存储器与主控芯片间的数据交互。然而,实际通信速率常因时钟配置不当或信号完整性问题远低于理论值。本...
关键字:
SPI通信
嵌入式系统
在嵌入式系统开发中,日志系统是故障排查、性能分析和系统监控的重要工具。一个简易且高效的嵌入式日志系统需兼顾资源占用与功能完整性,以下从设计目标、架构设计、关键技术实现三个方面阐述其设计思路。
关键字:
嵌入式系统
日志系统
2026 年至 2030 年间,人工智能和无线通信的进步将在多个关键领域重塑工程实践。智能体 AI(Agentic AI)与标准化协议将简化工程工作流程,混合非地面与地面网络将扩展无线覆盖范围,新的 AI 方法也将增强嵌...
关键字:
嵌入式系统
人工智能
混合动力汽车
在嵌入式系统开发中,相对编码器是测量电机转速、位置和方向的关键传感器。STM32微控制器提供了强大的定时器模块,能够高效处理编码器信号,实现精确的运动控制。
关键字:
嵌入式系统
传感器