基于CMOS图像传感器迈入新时代

基于摩尔定律，技术节点的缩小使得SoC技术从2000年起快速扩展并更具竞争力。现在CIS继续致力改进光电性能，在很多方面都显得比CCD优胜。如果利用“进化论”譬喻，可以把CIS视作抵过多次自然灾害仍然存活的哺乳类动物，而这个进化历史更是跨越6500万年的史诗级故事！

早于上世纪九十年代初，有意见认为电荷耦合器件（CCD）日渐式微，最终将成为“科技恐龙”。如果以索尼公司（Sony）2015年的发布来看待，这个预言好像也有点道理。当时索尼公司正式发布终止量产CCD时间表，并开始接收最后订单。虽然多年前业界已预计此举迟早将会出现，但是索尼这一发布仍然震惊了专业成像社群。值得一提的是，很多工业或专业应用——即CMOS图像传感器（CIS）的重点市场——到现在仍然基于CCD传感器技术。到底CCD有什么特点优于CIS，使其更具吸引力呢？在发展初期，CCD和CIS两种技术是共存的。后来，CCD被视为能够满足严格图像质量要求的高端技术，而同时期的CMOS技术仍然未成熟并受制于其固有噪声和像素复杂性等问题。在这一时期，图像技术仍然以模拟结构为主，而集成图像处理功能（系统级芯片，SoC）这一概念还没有被认真考虑。基于摩尔定律，技术节点的缩小使得SoC技术从2000年起快速扩展并更具竞争力。现在CIS继续致力改进光电性能，在很多方面都显得比CCD优胜。如果利用文首提到的“进化论”譬喻，其实可以把CIS视作抵过多次自然灾害仍然存活的哺乳类动物，而这个进化历史更是跨越6500万年的史诗级故事！

CCD的工作原理是将光子信号转换成电子包并顺序传送到一个共同输出结构，然后把电荷转换成电压。接着，这些信号会送到缓冲器并存储到芯片外。在CCD应用中，大部分功能都是在相机的电路板上进行的。当应用需要修改时，设计人员可以改动电路而无需重新设计图像芯片。在CMOS图像传感器中，电荷转换成电压的工作是在每一像素上进行。CMOS图像芯片在像素级把电荷转换成电压，而大部分的功能则集成进芯片。这样所有功能可通过单一电源工作，并能够实现依照感兴趣区域或是开窗灵活读出图像。一般来说，CCD采用NMOS技术，因而能够通过如双层多晶硅、抗晕、金属屏蔽和特定起始物料互相覆盖等特定工艺实现性能。而CMOS是基于用于数字集成电路的标准CMOS工艺技术生产，再根据客户要求加入成像功能（如嵌入式光电二极管）。

一般的见解是CMOS传感器的生产成本比CCD低，因而它的性能也较CCD低。这个假设是基于市场需求的考虑而得出的，但是其他专业市场的意见却认为两者的技术水平相若，而CCD甚至可能更经济。例如，绝大多数太空计划仍然采用CCD器件，原因不单是CCD在小批量和低成本的考虑下可在工艺级实现性能优化，还有长期稳定供货的需求考虑。同样，基于高端CCD的解决方案在科学成像市场也有主流占有率，而且还有一些新产品在开发阶段。情况就是恐龙进化成飞鸟，而它们大部分都能够提供优秀的成像功能……

CMOS使系统复杂性得到改进，因为它基本上嵌入了如模数转换、相关双采样（CDS）、时钟生成、稳压器等SoC结构或是图像后处理等功能，而这些以前都是应用系统级设计才有的功能（图1）。现在的CIS通常是依照从180nm到近期65nm的1P4M（1层聚酯、4层金属）工艺生产，允许像素设计加入非常高的转换因子，便于结合列增益放大。这使得CMOS的光反馈和光灵敏度一般都比CCD为佳。相较于CMOS，CCD芯片的衬底偏压稳定性更好且芯片上的电路更少，因此拥有更显著的低噪优势，甚至达到无固定模式噪声的水平。

图1：CCD和CMOS结构比较。

表1：CCD和CMOS特点比较。

另一方面，CIS的采样频率较低，可以减小像素读出所需要的带宽，因而瞬时噪声也较小。快门会同时对阵列上的所有像素进行曝光。但是，CMOS传感器采用这一方法的话，由于每个像素需要额外的晶体管，反而占用更多像素空间。另外，CMOS每一像素拥有一个开环输出放大器，而因着晶圆工艺的差异，每一放大器的补偿和增益会有所变化，而使亮暗不均匀状况都比CCD传感器差。相对于同级的CCD传感器，CMOS传感器拥有较低的功耗，而芯片上其他电路的功耗也比CCD经优化模拟系统芯片匹配的解决方案来得低。取决于供货量并考虑到CCD导入外部相关电路功能的成本，CMOS的系统成本也有可能低于CCD。表1总结了CCD和CMOS的特点，有些功能有利于一种或其他技术，因此毋需完全分割整体性能或成本。不过，CMOS的真正优势是通过SoC方式实现导入灵活性，以及其低功耗特点。

视频成像链的带宽必须小心调整，以便最小化数字化阶段的读出噪声。可是这一带宽也必须足够大以防止图像出现其他缺陷。这一惯常做法也适用于CCD和CMOS。带宽的最小阈值是信号由采样达到足够接近理想水平所需要的时间决定的。诱发性误差应处于接近最低有效位（LSB）的可忽略水平。要决定所需要的带宽，可以应用下面的准则：

把放大链带宽fc、信号频率fs和N（即ADC分辨率）置入算式计算。例如N=12时，数值则是：

噪声最由两个因素造成：1/f闪烁噪声和热噪声（见图2）。闪烁噪声是大自然中常有的噪声，而它旳频谱密度和地球自转速度、海底水流、天气以至气候现象等活动相关。研究报告显示普通蜡烛的闪烁速率是1/f。在MOS器件和放大链各元素中，闪烁噪声则是技术工艺误差生成的缺陷，使电荷被困于栅极氧化物内所造成的结果。电荷进出这些“陷阱”，造成晶体管通道内的电流不稳定，故又称“随机电报噪声”（RTS）。利用洛伦兹数学模型可以形容每一个“陷阱”的共振行为，而模型的总和（即MOSFET通道表面范围的所有“陷阱”总和）在1/f频谱上展示时，会完全符合具体噪声的频谱密度。结果显示，1/f波幅与MOSFET通道表面面积成反比──不是完全直观。

图2：频谱噪声密度。

要去除或减小CIS上的放大器共模差异，浮点的重置噪声以至晶体管技术分散，视频通道通常集成一个相关双采样（CDS）级。这一元素把视频信号传递函数依照下面的算式进行转换：

在算式中，fs是采样频率，n是CDS因子（通常n=2）。如图3显示，取决于采样频率，这一滤波能或多或少地去除1/f噪声频率分量，尤其是当采样频率fs很高的时候显著（换句话说，电荷进出“陷阱”的动作将慢于CDS频率）。HCDS滤波器结合放大链的低通滤波器可以简化为一个如图3所示的等效带通滤波器。图中的eqBP1对应一个一阶带通滤波器。这里eqBP1的噪声频谱函数要除以2，以得到一个带有HCDS函数的等效集成噪声功率。eqBP2是eqBP1的陷波估算值。为取得集成噪声功率，eqBP2的上限和下限分别按照(π/2)-1和π/2进行倍增。

图3：噪声滤波函数。

在图2和图3所示的一般状况下，噪声性能可依照下面的算式展示：

把算式（1）和（4）合并后，得出总体集成读出噪声估算值如下：

有关算式经验证跟数字仿真结果相当匹配。CCD的读出噪声可达到非常低水平，适合如天文或科学成像，这些应用领域的读出频率可以非常低。系统设计包含有最小频带宽的电子元素，以避免集成进信号的不稳定时脉。在这些应用中，噪声的1/f分量有主导地位（图4）。在高速视频应用中，高噪声使得信噪比显著变差。从多个不同CCD视频相机录得的具体噪声表示状况数据，确认了有关理论。CMOS图像传感器的列式平行读出布局（见图1）在这一方面提供优势。阈值读出频率除以列数，再与CCD数值比较。在这里，CIS的读出噪声主要由1/f数值主导。这有助于进一步改进CMOS技术在成像方面的性能。近期的结果显示，CIS可提供1e-或更低范围的优秀噪声性能。

图4：读出噪声作为fs的函数。

量子效率（QE）是直接影响图像传感器光电性能的因素，因为光电转换效率的任何损耗都会直接减低信噪比（SNR）。它的影响是两方面的，因为当散粒噪声（信号的平方根）是主要噪声源时，QE不单是信噪比的被除数（信号），同时也是除数（噪声）。在这一点之上，CCD和CMOS处于同一水平，可是CCD在QE改进方面累积有多年的技术工艺优化，而在CIS的QE改进发展相对较迟。基于硅物质的物理特性，较长的波长能穿透光敏转换区，因此会使用厚的外延材料来增加上红色和近红外线波长的QE。根据比尔朗伯定律，被吸收的能量是与介质的厚度成指数关系。高端应用的CCD利用较厚的硅物质和背照（BSI）工艺以恢复高宽带QE和近红外线（NIR）灵敏度，因而拥有优势。

图5：QE 指标。

隔行传输CCD（ITCCD）是基于特定的生产工艺，导入所谓的“垂直溢漏”（VOD）或“垂直抗晕”（VAB）功能。VAB开发于1980年代初期，具有非常好的性能，但缺点是会减低红色的反馈并拒绝频谱中的NIR部分。

图6：深耗尽方法。

因此，ITCCD不能从BSI中获益。而高端CCD因为使用垂直抗晕工艺，所以没有这一限制。