人工智能专用芯片战开打

人工智能（AI）可说是2016年运算领域最热门的话题，厂商竞相开发专用芯片的战争已经开打…

接续前文：《人工智能芯片战开打 边缘计算还面临哪些障碍？》

CEA的雄心是开发神经形态（neuromorphic）电路；该研究机构认为，这类芯片在深度学习应用中，是从接近传感器的数据（data）提取信息（informaTIon）的有效补充。

在实现以上目标之前，CEA考虑了数个权宜之计；例如D2N2这样的开发工具，对于芯片设计业者开发高水平每瓦TOPS （tera operaTIons per second per Watt）性能的客制化DNN解决方案非常重要。

对于那些想在边缘运算利用DNN的人来说，也有实际的硬件可以进行试验──也就是CEA提供的超低功耗可程序加速器P-Neuro；目前的P-Neuro神经网络处理单元是以FPGA为基础，不过Duranton表示，CEA正要把该FPGA转为ASIC。

Duranton在CEA的实验室利用了以FPGA为基础的P-Neuro展示了搭建了用于脸部是别的卷积神经网络（CNN），并将P-Neuro与嵌入式CPU （在Raspberry Pi上的四核心ARM处理器，以及采用Samsung Exynos处理器的Android平台）进行比较，都执行相同的嵌入式CNN应用，任务是在内含1万8，000张影像的数据库进行“人脸特征提取”。

P-Neuro与嵌入式CPU/GPU执行相同人脸识别任务的性能比较

如上表之比较结果，P-Neuro的速度是每秒6，942张图片，能效则是每瓦2，776张图片；与嵌入式GPU相较（Tegra K1），运作频率为1000MHz的P-Neuro速度更快、能效更高。P-Neuro是以丛集式SIMD架构打造，该架构支持优化内存分层和内部链接。

P-Neuro功能区块

不过对于CEA研究人员来说，P-Neuro只是一个短期方案；目前的P-Neuro是以全CMOS组件打造、采用二进制编码；该团队也正在打造采用棘波编码（spike coding）的全CMOS组件。为充分利用先进制程优势，并且在密度和功率上有所突破，该团队设定了更高的目标。

如CEA-LeTI的纳米电子技术营销暨策略总监Carlo Reita在接受采访时表示，利用先进芯片与内存技术来进行专用零组件的实体设计非常重要；其中一个方案是采用CEA-LeTI的CoolCube常规monolithic 3D整合技术，另一种方案是采用电阻式内存（Resistive RAM）做为突触（synaptic）组件。此外，如FD-SOI与纳米线等先进技术也将发挥作用。

在此同时，欧盟在「EU Horizon 2020」计划之下，试图打造神经形态架构芯片，能支持最先进的机器学习，以及基于棘波的学习机制；该研究项目名为NeuRAM3，目标是以超低功耗、可扩展与高度可配置的神经架构，打造在特定应用上功耗较传统数字方案低50倍的组件。

神经形态处理器架构

神经形态处理器基本规格

Reita表示，CEA也参与了NeuRAM3项目，该机构的研究目标与该项目的使命紧密相关，包括开发采用FD-SOI制程的单体（monolithically）整合式3D技术，以及整合电阻式内存突触组件的应用；她并指出，NeuRAM3项目开发的新一代混合讯号多核心神经形态组件，与IBM的TrueNorth脑启发（brain-inspired）操作数件相较，能显著降低功耗。

NeuRAM3神经形态组件与IBM TrueNorth的比较

NeuRAM3项目的参与者包括IMEC、IBM Zurich研究中心、意法半导体（ST Microelectronics），意大利研究机构 CNR （The National Research Council in Italy）、西班牙研究机构IMSE （El Instituto de Microelectronica de Sevilla in Spain）、瑞士苏黎世大学（The University of Zurich）和德国的雅各布大学（Jacobs University）。

责编：Judith Cheng

（参考原文：Race for AI Chips Begins，by Junko Yoshida）