当前位置:首页 > 模拟 > Teledyne Technologies
[导读]灵活的采集和定制数字信号处理平台

2021年2月9日,瑞典林雪平市——Teledyne技术公司的业务部门Teledyne SP Devices今天宣布发布ADQ32和ADQ33,这是针对高通量应用进行了优化的第四代模块化数据采集板。凭借板载开放式现场可编程门阵列(FPGA)和高速数据流的结合,即使在对于计算要求最苛刻的应用环境下,ADQ32和ADQ33堪称是理想的选择。

Teledyne SP Devices宣布推出持续数据传输速率为7 GB/s的12位数字化仪

ADQ32双通道12位数字转换器支持每通道2.5 Gb/s的同步采样,而ADQ33则支持每通道1 GS/s的同步采样,并具有开放的Xilinx Kintex Ultrascale KU040现场可编程门阵列(FPGA) 。这两款数字化仪为高容量应用而优化,因此适合原始设备制造商(OEM)在扫描源光学相干层析成像(SS-OCT)、飞行时间质谱(ToF-MS)和分布式光纤传感(DOFS)等领域进行集成。ADQ33不受出口管制,因此不需要任何许可证。

使用者可在板载FPGA中实时执行定制的专用数字信号处理(DSP),以表征信号并提取有价值的信息。它还可用于执行数据缩减,以便输出速率与PCI Express接口的7 G/s持续传输容量相匹配。接着,可以在主PC的中央处理单元(CPU)上对数据进行后处理,或通过点对点传输到图形处理单元(GPU)。

这种体系结构提供了极大的灵活性,允许设计者在委派的任务中,使用最合适的处理资源类型。专用DSP的示例包括用于SS-OCT的快速傅立叶变换(FFT)和k空间重映射,以及用于ToF MS的波形平均和零抑制。

除了高流率和计算灵活性之外,ADQ32还具有出色的模拟性能,包括有效位数(ENOB),无杂散动态范围(SFDR)等。硬件触发、内部/外部时钟选择和通用输入/输出(GPIO)简化了系统级集成。有关完整规格,请参阅资料表。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

中国,上海——2026年3月26日——低功耗可编程领域的领导者,莱迪思半导体(NASDAQ: LSCC)今日宣布正式加入英伟达(NVIDIA) Halos AI系统检测实验室生态体系。该实验室是首个获得美国国家标准协会认...

关键字: 物理人工智能 传感器 FPGA

在工业自动化的“神经网络”中,EtherCAT凭借其独特的“飞过处理”机制,已成为实时控制领域的王者。不同于传统以太网的存储转发,EtherCAT数据帧在经过每个从站时,硬件直接从中提取数据并插入响应,这种“边飞边修”的...

关键字: EtherCAT FPGA 总线

在复杂的SoC芯片设计流程中,硬件与软件的“割裂”往往是导致项目延期的元凶。当RTL代码还在仿真阶段时,软件团队只能基于指令集模拟器(ISS)进行开发,不仅速度慢如蜗牛,且无法捕捉真实硬件的时序细节。此时,FPGA原型验...

关键字: SoC 硬件加速 FPGA

在工业4.0浪潮中,边缘计算网关正成为连接物理世界与数字世界的核心枢纽。面对多路传感器产生的海量数据洪流,传统单芯片架构已难以满足实时性与算力的双重需求。NVIDIA Jetson与FPGA的异构组合,通过"前端FPGA...

关键字: 边缘计算 NVIDIA Jetson FPGA

在高速网络通信领域,FPGA凭借其并行处理能力成为实现以太网MAC(媒体访问控制)层的理想平台。然而,面对1G甚至10Gbps的线速流量,传统的“软件式”逐包处理早已力不从心。构建高效的包处理流水线(Packet Pro...

关键字: 以太网 MAC FPGA

在FPGA实现数字信号处理(DSP)算法时,DSP Slice作为专用硬件资源,其利用效率直接影响系统性能与成本。本文聚焦乘加运算(MAC)的优化实现,分享流水线设计与资源复用的实用技巧,帮助开发者在有限资源下实现更高吞...

关键字: FPGA DSP

在异构计算的浪潮中,FPGA凭借其可重构特性与高能效比,成为突破算力瓶颈的“利刃”。然而,当我们试图通过OpenCL将FPGA纳入统一计算平台时,一个巨大的幽灵始终盘旋在系统上方——内存带宽瓶颈。PCIe总线的有限带宽与...

关键字: OpenCL FPGA

将成熟的ASIC设计迁移至FPGA平台,绝非简单的“复制粘贴”。ASIC设计追求极致的能效比和定制化物理布局,而FPGA受限于固定的逻辑单元(LUT、FF、DSP、BRAM)架构,直接移植往往导致资源利用率低下甚至时序收...

关键字: ASIC FPGA

在高性能FPGA设计中,DSP48E2 Slice绝非仅仅是一个简单的乘法单元。若将其仅视为“硬件乘法器”,将极大浪费其潜在的算力。作为Xilinx UltraScale+架构的核心算术引擎,DSP48E2集成了预加器、...

关键字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隐形的子弹,时刻轰击着航天器的电子核心。对于FPGA而言,单粒子翻转(SEU)可能导致逻辑状态突变,引发灾/难性后果。此时,三模冗余(TMR)技术便成为守护系统可靠的“神盾”,它通过硬件代价换取极...

关键字: 抗辐射加固设计 FPGA 三模冗余
关闭