概述UVM中analysis port

[导读]如果testbench中monitor的数据有多个分析用途（例如存在多个RM），我们最好在不同的组件中独立地进行处理。这就导致了一对多的port连接（广播，也可以称之为观察者OOP设计模式）。信息源执行单个写操作向所有观察者广播数据。所有其他UVM TLM ports 和expo...

如果testbench中monitor的数据有多个分析用途（例如存在多个RM），我们最好在不同的组件中独立地进行处理。这就导致了一对多的port连接（广播，也可以称之为观察者OOP设计模式）。信息源执行单个写操作向所有观察者广播数据。

所有其他UVM TLM ports 和exports，如blocking put ports和blocking put exports都是点对点通信。

UVM Analysis port的另一个要求是“不要干扰DUT”，这意味着广播的行为必须是一个非阻塞性的操作。Analysis exports中的write()需要实现为function而不是task。UVM提供了三个对象来满足观察者模式的要求：

analysis ports

analysis exports

analysis fifos

Analysis ports、analysis exports和analysis fifos遵循标准UVM TLM通信。analysis port需要通过connect()方法连接到一个analysis export，这个analysis export提供write()方法

当代码调用analysis port上的write()函数时，该端口将使用其内部列表，通过调用所有exports端口上的write()来进行广播。

如果没有export port被连接到Analysis port，然后当调用write() 函数时，不执行任何操作。

与其他TLM exports一样，analysis export有两种类型：hierarchical export或"imp" export，它们都可以连接到一个port。一个“imp” export 被放置在一个component 以实现write()函数。