跨时钟域故障常在长时间运行后才暴露。FPGA设计不能把两级寄存器当成通用通行证：单个事件能否被看见，与一组数据能否属于同一时刻，是两种需要分别证明的条件。
配置文件被加密后，设备仍可能加载未经授权或过旧的逻辑。FPGA安全启动需要分别证明映像来自可信发布方，以及当前策略允许这个版本运行；保密、认证与防回滚承担不同职责。
把数组推断成双口存储器后，并发访问并未自动变得安全。FPGA数据通路既要定义同地址读写时返回什么，也要证明每拍访问数没有超出物理端口，否则行为仿真与实际吞吐可能同时失真。
叠加HART通信的信号发送器，即使直流电流读数准确，也可能无法可靠通信。排查要从直流通断转向两个频域条件：回路是否保留通信电压，以及过程电流变化是否污染通信通道。
多台信号发送器共用频率参考后，长期频率可以一致，启动相位却仍可能变化。相干激励需要两层保证：设备内部每次从确定状态开始，设备外部各条路径在同一个接收参考面上对齐。
基于直接数字合成的信号发送器可以给出很细的频率步进，却仍可能输出明显杂散。频率可调得多细与能量集中得多纯是两类指标，应分别检查相位映射产生的离散误差和数模转换后的采样镜像。
正交调制型信号发送器在载波中心出现尖峰，在另一侧又留下镜像，两者可能同时存在，却不能靠同一个调节量全部压下。校准应把直流偏置引起的载波泄漏与幅相不平衡引起的镜像分别识别。
任意波形信号发送器的样本文件看起来正确，连续输出时却可能周期性冒出异常。要保证回放可信，既要让循环记录的边界符合目标波形，也要让流式供数在最坏调度条件下持续跟上消耗。
脉冲重复频率很低，信号发送器仍可能在接收端出现台阶、过冲或边沿变缓。脉冲链路能否按集中电路处理，取决于边沿时间与传播时间的关系；边沿能否保持，还受到驱动电流的限制。
两线制信号发送器在台架上输出正常，接入长线和隔离栅后却到不了满量程，往往不是转换精度下降。设计必须同时证明两件事：回路剩余电压够用，内部耗流没有侵占最低输出电流。
上下级熔断器的选择性，必须在长时间过流区核对动作带，在短路限流区核对配合依据，不能只凭额定电流大小判断谁会先断开。
直流熔断器能否完成保护，既取决于故障回路怎样维持电弧，也取决于电流归零后间隙能否承受重新施加的电压。这两道边界应分别验证。
电源每次启动都正常，运行数月后却在合闸瞬间断电，原因可能并非故障电流变大。熔断器承受孤立浪涌的能力与长期承受重复浪涌的能力并不相同，选型需要分别核对单次脉冲应力和循环寿命。
板卡保护件在进料时合格，焊后却可能改变特性；小电流回路即使没有过载，也可能因为串联压降无法启动。板载熔断器的工程评估应同时覆盖装配热史与供电裕量，而不能停留在额定电流检查。
把两个相同规格并在一起，并不自然得到一个两倍额定值的保护件。并联熔断器既要证明正常状态下的分流合理，也要证明其中一支先动作后其余支路能够完成故障切除，两种状态的约束并不相同。
