电容,作为电路设计中不可或缺的器件,以其独特的功能和广泛的用途,在电子领域扮演着举足轻重的角色。它不仅是一种无源元件,更在多个方面发挥着关键作用,如旁路、去耦、滤波以及储能等。
钽电容简介和基本结构 固体钽电容是将钽粉压制成型,在高温炉中烧结成阳极体,其电介质是将阳极体放入酸中赋能,形成多孔性非晶型Ta2O5介质膜,其工作电解质为硝酸锰溶液经高温分解形成MnO2 ,通过石墨层作为引出连接用。
在此前讨论的EMI滤波、噪声抑制、逆变器控制等所有话题中,有一个元器件反复出现却始终"隐身"于背后——它就是X电容。
在电子设备和系统中,信号的纯净度至关重要。然而,电路中的各种元件和线路之间往往会产生不必要的耦合,导致信号受到干扰。
IGBT,绝缘栅双极型晶体管,是由BJT双极型三极管与MOS绝缘栅场效应管复合而成的全控型电压驱动式功率半导体器件,堪称电力电子装备的"心脏"。
进入二十一世纪以来,以大规模风力发电、太阳能发电为代表的新能源是我国未来能源结构调整的重点发展方向,而传统的交流输电和直流输电技术已经难以满足以大规模风电和太阳能发电安全可靠接入电网的迫切需求。
开关电源凭借高效、小型化的优势,广泛应用于工业控制、消费电子、新能源等领域。在高频开关工作模式下,电源核心的开关回路会产生高速脉动电流,该高di/dt特性的关键回路被称为热回路。PCB基板的走线、焊盘、过孔会产生寄生等效串联电阻(ESR)和等效串联电感(ESL),过大的ESR会加剧导通损耗、引发温升超标,过高的ESL会诱发电压尖峰、高频振铃与电磁干扰,直接降低电源效率、稳定性与使用寿命。因此,通过布局优化最小化热回路的PCB寄生ESR、ESL,是提升开关电源性能的核心手段。
在FPGA/ASIC设计中,跨时钟域(CDC,Clock Domain Crossing) 是时序违例与功能Bug的高发区。单比特信号、多比特总线、脉冲需采用不同同步策略。本文给出三种经典CDC方案的RTL实现,并对比Synopsys SpyGlass CDC与Vivado Report CDC工具的检查能力差异。
在≥6层PCB、尤其是高速差分对(PCIe、SATA、10G Ethernet)或射频链路中,过孔Stub(残桩)——即信号过孔未使用的那段垂直铜柱——是最大的高频谐振源之一。Stub会在信号带宽内形成并联谐振,造成插入损耗突增与眼图闭合。本文结合Polar Si9000/HyperLynx仿真说明影响机理,并给出工程可落地的规避手段。
在大规模数字IC验证中,形式验证(Formal Verification, FV)——尤其是属性检查(Property Checking / Model Checking)——能对指定性质做数学穷举证明,弥补仿真只覆盖部分向量的不足。但它不能完全替代仿真。本文梳理何时可用FV替代/补充仿真,并以Synopsys VC Formal / Cadence JasperGold 为例说明操作差异。
在ASIC/SoC验证中,UVM(Universal Verification Methodology) 提供标准化的component层次结构。本文按实战顺序,从agent、env、base_test到scoreboard,走完一个可编译、可扩展的最小UVM验证环境搭建流程(以DUT为简单寄存器型模块为例)。
在ASIC/SoC物理实现中,数字后端(Physical Design) 是将综合网表变成可流片GDSII的关键阶段。以Synopsys ICC2或Cadence Innovus为主流工具,完整流程可拆为六大关键节点。本文按实际操作顺序,指出每个节点的核心任务与签核要点。
在芯片验证中,SystemVerilog Assertions(SVA) 是动态监测接口时序是否符合协议的利器。相比在testbench中写 if 判断,SVA能自动在仿真过程中报告违例,并精确指示发生时刻。本文以APB和AXI4-Lite为例,给出可直接复用的SVA断言模板。
在USB3.0、PCIe、HDMI、LVDS等高速差分信号中,等长(Length Matching)是保证差分对两线间时延差(Skew)满足协议要求的关键步骤。但“等长”并非无限精确——制造公差、EDA算法与测试手段共同决定了实际可实现的匹配精度。本文结合Altium Designer / Allegro实操,说明正确操作流程与工程中应守住的精度边界。
在FPGA设计中引入多个时钟(系统时钟、PLL输出、用户自定义时钟)后,SDC(Synopsys Design Constraints)书写错误是导致时序分析失真或违例误判的头号原因。本文归纳Vivado下多时钟约束最常见的五个错误,并给出修正模板。