更多

  • 电源走线功率过大引发编码器数值波动的机理与解决策略

    在工业自动化、机器人控制、精密机床等依赖高精度位置反馈的系统中，编码器作为核心检测元件，其输出数值的稳定性直接决定了设备的控制精度和运行可靠性。实际工程应用中，编码器数值波动是常见故障之一，除了编码器自身质量缺陷、机械安装偏差等因素外，电源系统的设计不当往往是易被忽视的关键诱因。其中，电源走线功率过大导致的数值波动问题，因涉及电磁兼容、电路损耗、信号干扰等多重技术维度，排查与解决难度较高。本文将深入剖析这一故障的产生机理，结合工程实践探讨有效的防控措施，为相关技术人员提供参考。

    电子设计自动化
    2025-11-20
    编码器 走线 信号干扰

  • 反馈路径的核心作用与布线重要性

    DCDC 电源的反馈路径是实现输出电压精准调控的 “感知神经”，其核心功能是将输出端电压信号传输至控制器，通过对比基准电压动态调整开关管导通占空比。反馈路径的布线质量直接决定电源的三项关键指标：输出电压精度(误差可能从 ±1% 扩大至 ±5% 以上)、动态响应速度(负载突变时的电压恢复能力)、系统稳定性(是否出现振荡或纹波超标)。

    电子设计自动化
    2025-11-20
    信号传输 基准电压 反馈路径

  • 强电与弱电 PCB 设计的核心注意事项解析

    在电子设备集成化趋势下，强电与弱电共存于同一 PCB 板已成为常态。强电系统(通常指交流 220V 以上或直流 36V 以上电路，如电源回路、电机驱动等)具有高电压、大电流特性，弱电系统(如信号处理、控制电路、通信模块等)则以低电压、小电流、高灵敏度为特点。两者在 PCB 设计中若处理不当，极易产生电磁干扰(EMI)、绝缘击穿、信号失真等问题，甚至引发安全隐患。因此，掌握强电与弱电 PCB 设计的关键注意事项，是保障设备稳定性、安全性和可靠性的核心前提。

    电子设计自动化
    2025-11-19
    弱电 回路 强电

  • 关于晶振负载电容和晶振两边的电容有何不同？

    晶振负载电容(CL)与两端外接电容(通常标注为 CL1、CL2)的核心差异始于定义本质。负载电容是晶振出厂时固化的固有电气参数，是跨接晶体两端的总有效电容等效值，由晶体自身工艺决定，无法在应用中更改。常见标准值为 6pF、12.5pF、16pF、20pF 等，低功耗设备(如蓝牙耳机、腕表)多采用 6-12pF 小容量负载电容，通用电子设备则以 15-30pF 为主。

    电子设计自动化
    2025-11-19
    电容 晶振 跨接

  • 为何这段走线的阻抗匹配如此关键?

    在以太网硬件设计中，变压器与 RJ45 连接器之间的走线常被视为 “过渡环节”，却频繁引发通信异常、丢包等问题。工程师最困惑的核心疑问是：“为何短短几厘米的走线，必须严格控制阻抗?” 答案藏在高速信号传输的本质中 —— 以太网(尤其是百兆及以上速率)依赖差分信号传输，而信号在阻抗突变处会产生反射，导致上升沿失真、信号震荡等问题。变压器的次级绕组设计已匹配 100Ω 差分阻抗，RJ45 连接器及网线的特性阻抗也为 100Ω，若中间走线阻抗偏离标准，就会形成 “阻抗断层”，如同声波在不同介质中传播时的反射衰减，直接导致眼图闭合、误码率升高。

    电子设计自动化
    2025-11-19
    以太网 阻抗匹配 信号传输

  • 防雷及过电压保护的常用技术方法与实践应用

    在电力系统、通信设备、建筑设施等各类场景中，雷电冲击和过电压是造成设备损坏、系统瘫痪的重要隐患。雷电产生的瞬时高电压可达数百万伏，而操作过电压、谐振过电压等内部过电压也会超出设备额定耐受值，引发绝缘击穿、元器件烧毁等故障。因此，采取科学有效的防雷及过电压保护措施，是保障设备安全运行和人员生命安全的关键。本文将详细介绍当前行业内常用的保护方法，结合技术原理与应用场景展开分析。

    电子设计自动化
    2025-11-19
    谐振 过电压 雷电冲击

  • 电子和电气领域中，为什么初级侧的绕组数量高于次级侧

    降压变压器用于电子和电气领域，将初级电压电平转换为次级输出端的较低电压。这是通过初级绕组和次级绕组的比率实现的。对于降压变压器，初级侧的绕组数量高于次级侧。

    电子设计自动化
    2025-10-23
    电子和电气

  • 高速FPGA布局布线中的信号完整性优化方法

    在高速FPGA设计中，信号完整性（Signal Integrity, SI）直接影响系统稳定性与性能。随着DDR4、PCIe Gen5等高速接口的普及，传统布线方法已难以满足时序与噪声要求。本文结合工程实践，系统阐述信号完整性优化的核心方法，并提供可复用的代码示例。

    电子设计自动化
    2025-10-23
    布局布线 高速FPGA

  • 基于RC电路的充放电特性和反相器的非线性放大作用介绍

    RC振荡器是一种通过电阻(R)和电容(C)构成选频网络实现自激振荡的反馈型电路，不包含电感元件，主要适用于1Hz-1MHz的低频信号生成 [1]

    电子设计自动化
    2025-10-23
    RC振荡器

  • 移位加法替代乘法器：FPGA资源优化的高效实践

    在FPGA设计中，乘法器作为核心运算单元，其资源消耗常占设计总量的30%以上。尤其在实现高精度计算或大规模矩阵运算时，DSP块的过度使用会导致时序收敛困难和成本上升。通过移位加法替代传统乘法器，可在保持计算精度的同时，显著降低资源占用。本文将深入探讨这一优化技术的实现原理与工程实践。

    电子设计自动化
    2025-10-23
    FPGA 移位加法

  • FPGA在DNN中的部署策略：从算法优化到硬件协同设计

    在人工智能硬件加速领域，FPGA凭借其可重构计算架构和低延迟特性，成为深度神经网络（DNN）部署的核心平台。与传统GPU的固定计算流水线不同，FPGA通过动态配置硬件资源，可实现从卷积层到全连接层的全流程优化。本文将从算法级优化、硬件架构设计、协同设计方法三个维度，解析FPGA在DNN部署中的关键策略。

    电子设计自动化
    2025-10-23
    FPGA 算法 DNN

  • 基于RISC-V与嵌入式FPGA的异构计算架构：边缘AI推理的能效革命

    在边缘AI推理场景中，传统架构面临能效比与实时性的双重挑战。RISC-V开源指令集与嵌入式FPGA（eFPGA）的异构协同架构，通过动态任务分配与硬件加速，实现了能效比的大幅提升。以安路科技PH1P系列FPGA与RISC-V软核的协同设计为例，该架构在智能摄像头场景中实现了2.3倍的能效提升，功耗降低至传统方案的38%。

    电子设计自动化
    2025-10-23
    RISC-V 嵌入式FPGA

  • 信号完整性量化与眼图分析：高速FPGA设计的核心支撑技术

    在10Gbps及以上速率的高速FPGA设计中，信号完整性（Signal Integrity, SI）已成为决定系统可靠性的关键因素。当数据速率突破GHz频段时，传输线效应引发的反射、串扰和抖动问题，使得传统设计方法面临失效风险。信号完整性量化与眼图分析技术通过数学建模与可视化手段，为工程师提供了精准的问题定位与优化路径。

    电子设计自动化
    2025-10-23
    信号完整性 高速FPGA

  • 算法迭代与硬件加速协同设计：从理论优化到实景落地

    在人工智能与高性能计算领域，算法迭代速度与硬件加速效率的协同优化已成为突破性能瓶颈的关键。传统设计流程中，算法开发与硬件实现存在6-12个月的迭代间隔，而协同设计方法可将这一周期压缩至2-4周。本文以金融风控模型和医学影像重建为例，探讨算法-硬件协同设计的实践路径。

    电子设计自动化
    2025-10-23
    算法迭代 硬件加速协同

  • 嵌入式FPGA算法的模块化设计与代码复用实践

    在嵌入式系统开发中，FPGA因其硬件可重构特性成为实现高性能算法的关键载体。然而，传统开发模式中存在的代码耦合度高、复用率低等问题，严重制约了开发效率与系统可靠性。通过模块化设计与代码复用技术，可将算法开发效率提升3倍以上，同时降低50%的维护成本。

    电子设计自动化
    2025-10-23
    嵌入式系统 嵌入式FPGA
首页 上一页 9 10 11 12 13 14 15 16 17 18 下一页 尾页
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多