EDA

IPv6：在发展中解决问题

随着物联网、智能终端市场的迅猛发展，基于IP地址的新型互联网应用不断涌现。各种与工作及生活息息相关的元素纷纷IP化。除了传统互联网用户的增长产生对IP地址的大量需求外，移动智能终端，如智能手机、平板电脑、传

PCB线路板电镀铜工艺简析

一．电镀工艺的分类：酸性光亮铜电镀电镀镍/金电镀锡二．工艺流程：浸酸→全板电镀铜→图形转移→酸性除油→二级逆流漂洗→微蚀→二级→浸酸→镀锡→二级逆流漂洗逆流漂洗→浸酸→图形电镀铜→二级逆流漂洗→镀镍→二

基于FPGA的身份认证智能卡设计

基于DSP的CAN总线系统设计与实现

基于IP核的PCI总线接口设计与实现

高速PCB设计仿真讲座三十

3）Rel Prop Delay 项，如图 5－5 所示。图5-5 设置 Rel Prop Delay值对于一些有相对延时要求的网络，可以在该处设置相对延时值。 35、 Rule Name：相对延时网络的规则名，具有相同规则命名的网络为同一组相对延时网

一种对CCSDS删除卷积码的盲解码方法

基于NiosII的MPEG－4视频播放器设计

电路板设计ESD的硬件解决（二）

运用FPGA 进行控制平面/数据平面视频处理

Cadence 的高级可制造性设计(DFM)解决方案

美国国家半导体推出两款低功率LVDS 2x2 交叉点开关电路

美国国家半导体公司 (National Semiconductor Corporation)宣布该公司的PowerWise®高能效芯片系列添加两款低功率低电压差分信号传输(LVDS)2x2交叉点开关电路。型号为DS25CP102的交叉点开关电路通道的功耗

基于SoPC的自感知运动图像采集系统设计

医院综合布线系统的研究

Cadence推出全新Tensilica DNA 100处理器IP，为设备端AI应用提供业界领先的性能和能效

楷登电子(美国 Cadence公司)近日推出Cadence® Tensilica® DNA100处理器IP，首款深度神经网络加速器(DNA)AI处理器IP，无论小至0.5 还是大到数百TeraMAC(TMAC)，均可实现高性能和高能效。