• 铁电存储器（FeFET）的物理机制，极化翻转、非易失性逻辑的突破

    传统存储器技术逼近物理极限，铁电场效应晶体管(FeFET)凭借其独特的极化翻转机制与非易失性逻辑特性，成为突破冯·诺依曼架构瓶颈的关键技术。FeFET通过将铁电材料集成至晶体管栅极，实现了存储与逻辑功能的深度融合，其物理机制涵盖从原子级极化调控到器件级非易失性操作的完整链条。

    嵌入式分享
    2025-06-11
    FeFET 存储器

  • 量子存储器开发，量子比特和纠错编码的探索

    量子计算从实验室走向产业化，量子存储器作为量子信息处理的“记忆中枢”，其性能瓶颈已成为制约量子系统规模化的核心障碍。与经典存储器通过电荷或磁矩存储信息不同，量子存储器需在微观尺度上维持量子比特的相干性与可操控性，同时应对环境噪声引发的量子态退相干问题。从量子比特物理载体的选择到量子纠错编码的突破，这一领域正经历从基础物理原理到工程化实现的范式转变。

    嵌入式分享
    2025-06-11
    量子存储器 量子信息

  • 非易失性存储器（NVM）的耐久性增强技术，算法和材料分析

    在数据量呈指数级增长的时代，非易失性存储器(NVM)凭借断电数据不丢失的特性，成为数据中心、边缘计算与物联网设备的核心组件。然而，其耐久性瓶颈——如PCM的写入次数限制、RRAM的电阻漂移、Flash的擦写寿命衰减等问题，正制约着技术的进一步普及。从算法优化到材料创新，全球科研机构正通过多维度技术突破，将NVM的写入寿命从十万次提升至千万次量级，为存储革命注入新动能。

    嵌入式分享
    2025-06-11
    物联网 非易失性存储器

  • 低功耗SoC的动态电压调节（DVS），DVFS算法到跨IP核的电压域划分

    移动终端与边缘计算设备对续航能力要求日益严苛，动态电压调节(DVS)技术已成为低功耗SoC设计的核心支柱。从基于负载预测的DVFS算法到跨IP核的电压域划分，这项技术通过精细化功耗管理，使SoC在性能与能效间实现动态平衡。以ARM Cortex-A78为例，其通过DVFS技术将视频解码功耗降低40%，同时维持90%峰值性能，印证了DVS技术在延长设备续航方面的革命性价值。

    嵌入式分享
    2025-06-11
    DVS 低功耗SoC

  • 存储器纠错码（ECC）的硬件加速实现与可靠性提升

    AI算力与数据中心规模持续扩张，存储器纠错码(ECC)技术已成为保障数据完整性的核心防线。从硬件加速架构到算法优化，ECC技术正通过多维度创新，将内存错误率降低至每万亿小时1次以下，为关键任务系统提供接近零故障的可靠性保障。

    嵌入式分享
    2025-06-11
    ECC 存储器

  • 存储器供应链安全，晶圆代工和封测的国产化替代路径

    存储器供应链安全已成为国家战略的核心命题，从晶圆代工到封装测试，中国存储器产业正通过关键环节的技术突破与生态重构，走出一条从“受制于人”到“自主可控”的替代之路。这条路径不仅关乎产业安全，更承载着数字经济时代的技术主权。

    嵌入式分享
    2025-06-11
    国产化替 存储器

  • 存储器封装技术，2.5D到3D异构集成的散热与信号完整性

    AI算力需求爆炸式增长，存储器封装技术正经历从2.5D到3D异构集成的范式变革。这种变革不仅重构了芯片间的物理连接方式，更对散热设计与信号完整性提出了全新挑战。本文从封装架构演进、散热机制创新与信号完整性保障三个维度，解析新一代存储器封装技术的核心突破。

    嵌入式分享
    2025-06-11
    散热 存储器

  • 存储器安全技术，硬件加密与可信执行环境（TEE）

    数据成为核心生产要素的时代，存储器安全技术已成为保障数字资产隐私与完整性的关键防线。从早期基于硬件的加密引擎到现代可信执行环境(TEE)的生态构建，存储器安全技术经历了从单一防护到体系化协同的演进。本文从硬件加密引擎、存储器控制器安全增强、到TEE架构设计三个维度，解析存储器安全技术的核心突破与应用场景。

    嵌入式分享
    2025-06-11
    TEE 存储器

  • SoC中高速接口的信号完整性，USB4.0、PCIe 6.0的PAM4调制与均衡技术

    在SoC设计领域，高速接口的信号完整性已成为制约系统性能的核心瓶颈。随着USB4、PCIe 6.0等协议的普及，数据传输速率突破40Gbps甚至64Gbps，传统NRZ编码技术已无法满足带宽需求，PAM4调制与智能均衡技术的结合成为突破物理极限的关键。本文从协议演进、调制技术革新到均衡策略优化，解析高速接口信号完整性的技术突破。

    嵌入式分享
    2025-06-11
    SoC PCIe 6.0 USB4.0

  • SoC硬件木马的侧信道检测，功耗分析和电磁辐射的AI驱动逆向工程

    集成电路全球化供应链，片上系统(SoC)的安全性正面临前所未有的挑战。硬件木马作为隐蔽的恶意电路，可能通过供应链中的第三方IP核、代工厂或设计工具被植入芯片，导致数据泄露、系统崩溃甚至物理攻击。侧信道检测技术通过分析功耗、电磁辐射等物理特征，结合人工智能算法，已成为破解硬件木马隐蔽性的关键手段。本文从功耗建模、电磁辐射分析到AI驱动的逆向工程，探讨SoC硬件木马检测的前沿方法。

    嵌入式分享
    2025-06-11
    SoC 信道检测

  • SoC中安全互连的底层协议，ARM TrustZone和物理不可克隆函数（PUF）的密钥派生

    在片上系统(SoC)设计领域，安全互连已成为保障设备数据完整性和系统可靠性的核心要素。从ARM TrustZone技术构建的硬件级安全隔离，到物理不可克隆函数(PUF)实现的密钥派生机制，底层协议的演进为SoC安全提供了多层次防护。这些技术通过硬件与软件的协同设计，有效抵御了物理攻击、侧信道窃取和恶意软件入侵，成为现代安全芯片设计的基石。

    嵌入式分享
    2025-06-11
    SoC 安全互连

  • LED驱动电路的工作原理及其驱动电路分享

    输入过压保护主要针对的是雷击或市电冲击产生的浪涌。当DC电压通过“+48V、GNG”两端进入电路，并经过R1电阻进行限流时，若后续线路发生短路，R1的电流会增大，进而导致其两端压降也相应增大。

    嵌入式分享
    2025-06-07
    过压保护

  • C语言volatile的底层语义，CPU缓存一致性协议到多核环境下的原子性陷阱

    在C语言中，volatile关键字通过约束编译器优化行为，为多线程编程、硬件寄存器访问等场景提供底层语义支持。其核心作用在于解决变量值可能被外部因素(如硬件、中断、其他线程)修改时，编译器优化导致的内存访问不一致问题。这一机制与CPU缓存一致性协议、多核环境下的原子性操作密切相关，共同构成现代并发编程的底层技术基础。

    嵌入式分享
    2025-06-07
    C语言 volatile

  • C语言文件系统开发：从FAT32到ext4的底层实现解析

    文件系统是操作系统中管理存储设备的核心组件，其设计直接影响数据存储效率、系统稳定性和跨平台兼容性。C语言凭借其底层操作能力和高效性，成为文件系统开发的首选语言。本文将从FAT32到ext4两种典型文件系统的实现出发，解析其底层数据结构、核心算法及优化策略。

    嵌入式分享
    2025-06-07
    C语言 FAT32

  • C语言在物联网设备中的低功耗编程相关经验

    在物联网(IoT)设备开发中，低功耗设计是延长电池寿命、降低部署成本的核心挑战。C语言凭借其直接硬件控制能力和高效性，成为实现低功耗编程的首选工具。物联网设备通常需要在休眠模式、传感器驱动、通信协议栈等多个层面协同优化功耗。本文将从休眠模式管理、传感器驱动的低功耗设计到系统级功耗优化策略，深入探讨C语言在物联网低功耗编程中的关键作用，并结合典型IoT平台(如ESP32、STM32L系列)揭示实现原理。

    嵌入式分享
    2025-06-07
    物联网 C语言
首页 上一页 1 2 3 4 5 6 7 8 9 10 下一页 尾页
更多
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多