2017年之前晶圆代工市场中,台积电虽稳坐龙头宝座,但包括格芯(GlobalFoundries)、联电、中芯等在先进制程竞争十分激烈,但自去年以来,格芯及联电已淡出7纳米竞局,三星则迎头赶上,所以在今年变成台积电及三星争夺先进制程市场的局面。
人工智慧(AI)、高效能运算(HPC)、5G新空中介面(5G NR)等三大应用下半年进入成长爆发期,对7纳米及5纳米等先进逻辑制程需求转强,也让晶圆代工市场竞争版图丕变,转变成台积电及三星的双雄争霸局面。台积电7纳米制程与三星之间的技术差距已在1年以内,明年5纳米制程进度看来差距将缩小,亦即两家大厂明年的争战将更为激烈。
上周台积电发布了2018年报,全年营收342亿美元,占到了全球晶圆代工市场份额的56%,可谓一家独大。在先进工艺上,台积电去年量产7nm工艺,进度领先友商一年以上,今年量产7nm EUV工艺,明年还有5nm EUV工艺,3nm工艺工厂也在建设中了
4月22日,台积电完成全球首颗3D IC 封装,预计将于2021 年量产。业界认为,此技术主要是为了应用在5nm以下先进制程,并为定制化异质芯片铺路,当然也更加巩固了苹果订单。
此前英特尔提到XE GPU芯片是他们自家10nm工艺生产,但现在变数来了,XE显卡核心也有可能使用三星的5nm EUV工艺生产。
台积电(TSMC)宣布,在其开放创新平台(OIP)内提供其5nm芯片设计基础设施的完整版本,使下一代先进移动和高性能计算应用中的5纳米芯片系统(SOC)的设计成为可能。
根据外媒的报道,台积电宣布他们已经完成了5纳米工艺的基础设施设计,进一步晶体管密度和性能。台积电的5纳米工艺将再次采用EUV技术,从而提高产量和性能。
晶圆代工龙头台积电将于3月开始启动极紫外光(EUV)技术加持的7+ nm制程量产计划,全程使用EUV技术的5nm制程也即将进入试产阶段。业界预期,苹果在明年将推出的A14处理器,预计会使用台积电的5nm工艺来生产。
制程工艺与性能没有直接关系,但是晶体管之间的较小间隙通常意味着在相同面积中会有更多的晶体管,更好的效率就会带来性能上的提升。苹果公司在去年的A12上取得了很大的成就,该公司是第一家大规模使用7nm处理器的公司。
Mentor, a Siemens business 今日宣布 Mentor Calibre® nmPlatform 和 Analog FastSPICE™ (AFS™) Platform 获得 TSMC 的 7nm FinFET Plus 和最新版本的 5nm FinFET 工艺的认证。
新思科技(Synopsys, Inc.)宣布,新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在提供更优化的设计解决方案,加快下一代设计的发展进程。
技术长陈荣钦博士表示,材料分析产业只要有钱、愿意投资,引入先进仪器并不难,但单凭设备并无法建立绝对的竞争力;他强调,好的分析设备须配合优异的试片制备技术以及精准的数据判读能力,这是分析质量的关键。
今年上半年,纯代工领域的订单量上,台积电占了全球56%。随着AMD、苹果A13的青睐,台积电有望将优势扩大到60%。而对手三星、GF、联电、中芯国际都不到10%。台积电2018年的收入也大幅攀升,远超去年的1万亿新台币。
在工艺技术方面,台积电宣布以N7+工艺节点投片客户芯片,该工艺节点采用可处理4层光罩的EUV。而其N5 EUV则可提高到处理多达14层光罩,并将在明年4月准备好进行风险试产。透过EUV技术可望减少先进设计所需的光罩数,从而降低成本。
在7nm及以下节点上,台积电的进展是最快的,今年量产7nm不说,最快明年4月份就要试产5nm EUV工艺了,不过这个节点的投资花费也是惊人的,台积电投资250亿美元建厂,5nm芯片设计费用也要比7nm工艺提升50%。
据媒体报道,台积电预计将于2019年4月开始在5nm节点上实现完整的EUV风险试产。
现在日本的技术论坛上三星再次刷新了半导体工艺路线图,今年会推出7nm EUV工艺,明年有5/4nm EUV工艺,2020年则会推出3nm EUV工艺,同时晶体管类型也会从FinFET转向GAA结构。
ASML推出的NXT2000i光刻机光刻精度可以达到惊人的1.9nm,远低于5nm要求的2.4nm以及7nm的3.5nm精度。
英特尔明年底才有可能推出7nm工艺,尽管从技术上来说英特尔的10nm工艺可能比后两家的7nm工艺更好,但是进度落后已经让英特尔备受压力,现在这个差距可能还要扩大,台积电斥资250亿美元砸向5nm工艺,明年初就要试产,最快2019年底就要量产。
增强版7nm芯片Tape out将在今年第三季进行风险性试产,明年量产。同时,明年也会将EUV导入增强版7nm制程,5nm则会在2019年上半年风险性试产,主要的应用是高速运算。