FPGA
-
多通道PMIC用作单输出大电流PMIC
当今的电子器件，尤其是高性能处理器和FPGA，对电力的需求不断攀升。在此背景下，电源管理解决方案必须不断进化，以提供更高的电流并确保设计灵活性。本文探讨了如何将多通道电源管理集成电路(PMIC)用作单通道大电流电源。并联多个稳压输出可以提升总电流能力，同时保持严格的电压调节和热平衡。这种技术不仅简化了电源架构，而且增强了设计复用，减少了电路板空间，并改善了数字信号处理器、处理器、FPGA和微控制器等复杂电子器件中的热分布。
-
FPGA实现AES加密算法：状态机控制与密钥扩展实操指南
在数据安全需求日益增长的今天，AES（高级加密标准）作为对称加密算法的代表，凭借其高安全性与高效性，在FPGA硬件加速领域占据核心地位。本文聚焦AES-256在FPGA上的实现，从状态机控制与密钥扩展两大核心模块出发，结合Verilog代码与工程实践，提供一套可落地的实操方案。
-
DDR4控制器设计：FPGA时序约束与带宽优化方法论
在高速数据存储与处理场景中，DDR4控制器作为FPGA与内存之间的桥梁，其时序约束精度与带宽利用率直接影响系统性能。本文从时序约束核心参数、PCB布局优化、AXI协议调优三个维度，结合工程实践案例，系统阐述DDR4控制器设计方法论。
-
FPGA中并行排序算法设计：BRAM分配与流水线控制技巧
在实时数据处理场景中，FPGA凭借其并行计算能力和硬件可重构特性，已成为实现高性能排序算法的核心载体。以金融高频交易系统为例，其要求在微秒级延迟内完成百万级数据排序，传统CPU架构难以满足需求，而FPGA通过并行排序算法与流水线控制的深度融合，可实现纳秒级响应。本文将结合BRAM资源分配策略与流水线控制技术，探讨FPGA并行排序算法的优化实现。
-
基于Basys3的数字测距仪：采用传感器和FPGA逻辑，提供快速，准确，实时的距离测量
你有没有想过，停车传感器、障碍物探测机器人，甚至是自动水龙头等日常设备是如何如此准确地测量距离的?我想探索同样的想法，但使用FPGA来实现，其中一切都发生在硬件逻辑层面，而不是依赖于微控制器。这个项目就是这样开始的。
-
光子集成电路与FPGA混合集成的挑战与突破
光子集成电路（PIC）凭借其高带宽、低功耗的优势，正成为5G基站、数据中心光模块的核心组件。而FPGA以其灵活可编程特性，在数字信号处理、通信系统等领域占据主导地位。两者的混合集成被视为突破算力与带宽瓶颈的关键路径，但技术融合过程中仍面临多重挑战。
-
定制未来，共建生态，米尔出席安路研讨会
在数字化浪潮席卷全球的今天，FPGA技术正成为驱动创新的核心引擎。2025年11月12日，米尔出席安路科技2025 AEC FPGA技术沙龙·北京专场，与技术专家及行业伙伴齐聚一堂，探讨前沿技术趋势，解锁场景化定制方案，共建开放共赢的FPGA新生态!
-
Altera CEO谈中国战略：30年深耕后的“双向创新”
11月5日，Altera在北京举办了媒体沟通会。这是自英特尔旗下FPGA业务被私募股权公司银湖资本收购多数股权并重新以“Altera”之名独立运营后，其新任CEO在中国的首次公开亮相。
-
米尔与安路联合亮相VisionChina 2025，共推FPGA视觉方案
2025年10月28日，由机器视觉产业联盟主办的“2025深圳机器视觉展暨机器视觉技术及工业应用研讨会(Vision China)”在深圳国际会展中心(宝安)9号馆隆重启幕。展会以“VISION+AI赋能电子制造升级”为主题，聚焦人工智能与机器视觉技术在电子制造全产业链中的融合与创新，集中展示AI技术在提升视觉系统能力、突破行业应用瓶颈方面的前沿成果与解决方案。
-
面向先进处理解决方案的低压大电流设计
为搭载先进系统级芯片(SoC)、FPGA及微处理器的工业、汽车、服务器、电信与数据通信应用提供运行保障
-
移位加法替代乘法器：FPGA资源优化的高效实践
在FPGA设计中，乘法器作为核心运算单元，其资源消耗常占设计总量的30%以上。尤其在实现高精度计算或大规模矩阵运算时，DSP块的过度使用会导致时序收敛困难和成本上升。通过移位加法替代传统乘法器，可在保持计算精度的同时，显著降低资源占用。本文将深入探讨这一优化技术的实现原理与工程实践。
-
FPGA在DNN中的部署策略：从算法优化到硬件协同设计
在人工智能硬件加速领域，FPGA凭借其可重构计算架构和低延迟特性，成为深度神经网络（DNN）部署的核心平台。与传统GPU的固定计算流水线不同，FPGA通过动态配置硬件资源，可实现从卷积层到全连接层的全流程优化。本文将从算法级优化、硬件架构设计、协同设计方法三个维度，解析FPGA在DNN部署中的关键策略。
-
FPGA动态电源管理：低功耗场景下的技术突破与应用实践
在物联网、边缘计算和便携式设备快速发展的背景下，FPGA的动态电源管理技术已成为突破功耗瓶颈的核心手段。通过动态电压频率调节（DVFS）、多电源域划分和自适应电源门控等创新技术，现代FPGA可在保持高性能的同时，将功耗降低60%以上。本文以Xilinx Zynq UltraScale+ MPSoC和莱迪思CrossLinkU-NX为例，系统解析动态电源管理的技术原理与实践路径。
-
卫星通信载荷中抗辐射FPGA的动态重构策略
在卫星通信载荷向高吞吐量、低时延方向演进的过程中，传统静态FPGA架构面临辐射导致配置失效、资源利用率低下等挑战。Microchip RT PolarFire系列FPGA在卫星通信中的实践表明，动态重构技术结合抗辐射设计，可将系统可靠性提升40%，资源利用率提高60%。这种技术组合已成为低轨卫星星座、深空探测等场景的核心支撑。
-
光子-电子混合集成FPGA的带宽扩展策略：硅光模块赋能太赫兹通信
在6G通信、量子计算与人工智能的交叉领域，太赫兹级通信带宽已成为突破算力瓶颈的核心需求。传统电互连方案因RC延迟和功耗限制，难以支撑超过100Gbps的传输速率。而光子-电子混合集成FPGA通过硅光模块与高速电子电路的深度融合，开辟了从GHz向THz跨越的新路径。
-
脑机接口中嵌入式FPGA的信号采集与预处理：实时交互的硬件革命
脑机接口（BCI）通过解码神经电信号实现人脑与外部设备的直接交互，其核心挑战在于如何从微伏级噪声中提取高保真神经信号。嵌入式FPGA（现场可编程门阵列）凭借其并行计算能力、低延迟特性及动态重构优势，已成为突破这一瓶颈的关键硬件平台。本文从信号采集、预处理算法及硬件实现三个维度，解析FPGA在脑机接口中的技术路径。
-
数字孪生系统的嵌入式FPGA实时仿真模块：技术突破与行业实践
在工业4.0与元宇宙的双重驱动下，数字孪生系统正从离线仿真向实时交互演进。嵌入式FPGA（现场可编程门阵列）凭借其动态重构能力、低延迟特性及高并行计算优势，成为构建数字孪生实时仿真模块的核心硬件。该技术通过硬件加速与软件协同，将物理实体的虚拟映射延迟压缩至毫秒级，为智能制造、船舶动力、能源管理等领域提供关键支撑。
-
元宇宙基础设施中的嵌入式FPGA边缘渲染节点：技术突破与场景实践
在元宇宙的构建中，实时渲染与低延迟交互是决定用户体验的核心指标。传统云端渲染模式因网络传输延迟和带宽限制，难以满足元宇宙对“视网膜级”视觉效果和毫秒级响应的需求。嵌入式FPGA边缘渲染节点通过将计算能力下沉至网络边缘，结合动态重构与异构加速技术，为元宇宙提供了高实时性、低功耗的渲染解决方案。
-
硬件木马检测的FPGA动态验证方法：多模态融合与实时监测
在集成电路全球化制造趋势下，硬件木马已成为威胁芯片安全的核心隐患。这类恶意电路通过篡改设计或制造流程植入，可引发信息泄露、系统瘫痪等严重后果。FPGA因其可重构特性成为硬件木马攻击的高危目标，其动态验证技术需突破传统静态检测的局限性，构建覆盖设计、制造、部署全生命周期的防护体系。
-
基因测序仪的FPGA硬件加速模块：从算法到芯片的革新
基因测序作为生命科学的核心技术，其数据处理需求正以指数级增长。以人类全基因组测序为例，二代测序（NGS）产生的原始数据量高达数百GB，而三代测序（如PacBio）的单分子长读长技术更将数据规模推向TB级。在此背景下，FPGA（现场可编程门阵列）凭借其并行计算、低功耗和可重构特性，成为突破测序数据处理瓶颈的关键工具。
