FPGA
-
莱迪思加入英伟达(NVIDIA) Halos生态系统，通过Holoscan传感器桥接技术提升物理人工智能安全性
中国，上海——2026年3月26日——低功耗可编程领域的领导者，莱迪思半导体(NASDAQ: LSCC)今日宣布正式加入英伟达(NVIDIA) Halos AI系统检测实验室生态体系。该实验室是首个获得美国国家标准协会认证委员会(ANSI National Accreditation Board，ANAB)认证、针对人工智能驱动的物理系统的检测实验室。此项合作在英伟达 GTC 2026大会上正式公布，莱迪思将与英伟达及其他Halos生态成员携手，开发基于Halos认证的Holoscan传感器桥接技术的物理人工智能 (AI) 方案，并随着行业不断发展，助力制定最佳实践方案。
-
工业现场总线：EtherCAT从站协议在FPGA上的实时实现
在工业自动化的“神经网络”中，EtherCAT凭借其独特的“飞过处理”机制，已成为实时控制领域的王者。不同于传统以太网的存储转发，EtherCAT数据帧在经过每个从站时，硬件直接从中提取数据并插入响应，这种“边飞边修”的能力将通信延迟压缩至纳秒级。然而，要完全驾驭这一协议，仅靠专用芯片往往受限于黑盒逻辑，基于FPGA的自主实现才是打通底层实时脉络的bi jing之路。
-
SoC硬件加速：FPGA原型验证在早期软件开发中的核心价值
在复杂的SoC芯片设计流程中，硬件与软件的“割裂”往往是导致项目延期的元凶。当RTL代码还在仿真阶段时，软件团队只能基于指令集模拟器（ISS）进行开发，不仅速度慢如蜗牛，且无法捕捉真实硬件的时序细节。此时，FPGA原型验证平台便成为了连接虚拟设计与实体世界的“桥梁”，它允许开发者在芯片流片前数月就在接近真实的硬件环境中运行驱动与固件。
-
边缘计算网关：NVIDIA Jetson与FPGA的协同数据处理新范式
在工业4.0浪潮中，边缘计算网关正成为连接物理世界与数字世界的核心枢纽。面对多路传感器产生的海量数据洪流，传统单芯片架构已难以满足实时性与算力的双重需求。NVIDIA Jetson与FPGA的异构组合，通过"前端FPGA极速感知+后端Jetson智能决策"的协同模式，为边缘计算网关提供了兼具低延迟与高算力的创新解决方案。
-
以太网MAC层设计：在FPGA上实现1G/10G Ethernet的包处理流水线
在高速网络通信领域，FPGA凭借其并行处理能力成为实现以太网MAC（媒体访问控制）层的理想平台。然而，面对1G甚至10Gbps的线速流量，传统的“软件式”逐包处理早已力不从心。构建高效的包处理流水线（Packet Processing Pipeline），是突破吞吐量瓶颈的核心手段。
-
FPGA DSP Slice高效利用：乘加运算流水线设计与资源复用策略
在FPGA实现数字信号处理（DSP）算法时，DSP Slice作为专用硬件资源，其利用效率直接影响系统性能与成本。本文聚焦乘加运算（MAC）的优化实现，分享流水线设计与资源复用的实用技巧，帮助开发者在有限资源下实现更高吞吐量。
-
OpenCL on FPGA：异构计算中的内存带宽瓶颈突破方法
在异构计算的浪潮中，FPGA凭借其可重构特性与高能效比，成为突破算力瓶颈的“利刃”。然而，当我们试图通过OpenCL将FPGA纳入统一计算平台时，一个巨大的幽灵始终盘旋在系统上方——内存带宽瓶颈。PCIe总线的有限带宽与FPGA内部计算单元的恐怖吞吐量形成了鲜明剪刀差，数据传输往往成为制约性能提升的“阿喀琉斯之踵”。
-
从ASIC到FPGA：针对FPGA架构重写ASIC代码的注意事项（面积与速度的平衡）
将成熟的ASIC设计迁移至FPGA平台，绝非简单的“复制粘贴”。ASIC设计追求极致的能效比和定制化物理布局，而FPGA受限于固定的逻辑单元（LUT、FF、DSP、BRAM）架构，直接移植往往导致资源利用率低下甚至时序收敛失败。工程师须从架构层面重新审视代码，在“面积（资源）”与“速度（频率）”之间寻找新的平衡点。
-
DSP48E2的高级用法：乘加累加链与预加法器的性能优化
在高性能FPGA设计中，DSP48E2 Slice绝非仅仅是一个简单的乘法单元。若将其仅视为“硬件乘法器”，将极大浪费其潜在的算力。作为Xilinx UltraScale+架构的核心算术引擎，DSP48E2集成了预加器、27x18位乘法器及48位ALU，构成了一条完整的“流水线工厂”。掌握其高级用法——特别是预加器（Pre-Adder）与乘加累加链（MAC Chain）的协同优化，是突破算力瓶颈的关键。
-
抗辐射加固设计：FPGA在航空航天应用中的三模冗余（TMR）实现
在浩瀚宇宙中，高能粒子如隐形的子弹，时刻轰击着航天器的电子核心。对于FPGA而言，单粒子翻转（SEU）可能导致逻辑状态突变，引发灾/难性后果。此时，三模冗余（TMR）技术便成为守护系统可靠的“神盾”，它通过硬件代价换取极高的容错能力，是航空航天FPGA设计的bi备策略。
-
资源复用策略：利用Time-Multiplexing在小容量FPGA上实现大算法
在FPGA设计中，资源不足是工程师常面临的“紧箍咒”。当复杂的数字信号处理（DSP）算法或神经网络模型所需的逻辑单元（LUT）和DSP Slice远超芯片容量时，直接映射往往行不通。此时，Time-Multiplexing（时分复用）成为突破物理限制的“银弹”。它通过分时共享硬件资源，以时间换空间，让小容量FPGA也能跑通大算法。
-
FPGA云平台体验：AWS F1实例上的硬件加速开发流程解析
在硬件加速的星辰大海中，FPGA（现场可编程门阵列）宛如一颗璀璨的明珠，以其无与伦比的并行计算能力和灵活性，成为打破摩尔定律瓶颈的“破局者”。然而，昂贵的硬件成本与漫长的开发周期曾让无数开发者望而却步。如今，AWS F1实例的出现，将这颗明珠镶嵌在了云端，让硬件加速变成了一种即开即用的“水电煤”资源。这不仅是技术的进步，更是计算范式的深刻变革。
-
RISC-V核定制：在FPGA上实例化Rocket Chip并添加自定义指令集
在硬件设计的浪潮中，RISC-V架构凭借其开放性与模块化，已成为创新的“黄金赛道”。而FPGA则为这种创新提供了无限可能的“试验田”。通过将Rocket Chip生成器与FPGA结合，开发者不仅能快速构建定制化SoC，更能通过自定义指令集（Custom Instructions）为特定算法注入硬件加速的灵魂。
-
FPGA时序收敛：关键路径手动布局与布线约束实战技巧
在高性能FPGA设计中，时序收敛是决定系统稳定性的核心挑战。随着工艺节点演进至7/nm及以下，时钟频率突破GHz门槛，自动布局布线工具常因资源竞争或路径过长导致关键路径时序违例。此时，手动布局与布线约束成为突破瓶颈的关键手段。
-
AI模型在FPGA上的部署：从TensorFlow/PyTorch量化到Vitis AI DPU的全流程
在边缘计算与物联网快速发展的背景下，FPGA凭借其并行计算特性和低功耗优势，成为实时AI推理的理想硬件平台。本文将系统阐述如何将TensorFlow/PyTorch模型通过量化、编译等步骤部署到Xilinx DPU（深度学习处理器）的全流程，帮助开发者突破从算法到硬件的落地瓶颈。
-
动态重配置实战：FPGA运行时逻辑功能切换指南
在工业控制、通信基站等高可靠性系统中，FPGA的静态配置模式难以满足功能升级与故障修复的实时性需求。动态重配置（Partial Reconfiguration, PR）技术允许在系统运行期间修改FPGA部分区域逻辑，实现"热插拔"式功能更新。本文通过实际案例，分享PR技术的工程实现要点。
-
FPGA原型验证平台搭建：多片互联中的布线延迟优化与引脚分配策略
在复杂SoC设计验证中，多片FPGA互联已成为突破单芯片资源限制的关键方案。然而，跨芯片信号传输带来的布线延迟和引脚分配冲突，常导致系统性能下降甚至功能异常。本文基于Xilinx Virtex UltraScale+系列FPGA的实测经验，分享解决多片互联核心问题的实用方法。
-
时序收敛的“后一公里”：Vivado/Quartus物理优化策略破解建立时间
在FPGA设计中，时序收敛是工程师面临的终/极挑战。当系统时钟频率突破200MHz时，建立时间（Setup Time）往往成为阻碍设计成功的"后一公里"难题。本文将深入解析Vivado和Quartus工具链中的物理优化策略，结合实战案例揭示如何突破高频设计的时序瓶颈。
-
贸泽电子开售：面向工业、AI、医疗、数据中心等领域的Altera Agilex 5 FPGA与SoC
2026年3月18日 – 专注于引入新品的全球电子元器件和工业自动化产品授权代理商贸泽电子 (Mouser Electronics) 即日起开售Altera全新Agilex™ 5 FPGA和SoC产品。Agilex 5系列FPGA和SoC产品可广泛应用于需要高性能、低功耗、小规格及高逻辑密度的应用，涵盖无线与有线通信、视频与广播设备、工业、测试测量、数据中心、医疗等应用场景。
-
FPGA SoC系统中硬核/软核通信：AXI-Lite与HPS核的数据交互瓶颈突破
在FPGA SoC系统中，硬核（如ARM Cortex-A系列处理器）与软核（FPGA逻辑）的协同工作已成为实现高性能异构计算的核心范式。然而，这种架构下数据交互的效率往往受限于AXI-Lite接口的带宽与延迟特性。本文将结合实际工程经验，解析AXI-Lite与HPS核通信中的关键瓶颈，并提出优化策略。
