FPGA
-
经验总结：FPGA时序约束的6种方法
对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。
-
FPGA四大设计要点解析
本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元(LE)。早期的FPGA相对比
-
基于CPLD的FPGA从并快速加载方案
现场可编程门阵列(FPGA)作为专用集成电路(ASIC)领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器(SRAM)结构的，
-
FPGA前辈分享
FPGA牛人的经验谈这里我谈谈我的一些经验和大家分享，希望能对IC设计的新手有一定的帮助，能使得他们能少走一些弯路，欢迎讨论!我相信“如果有梦想，就会实现!”在IC工业中有许多不同的领域，IC设计者的特
-
借助创新电子设计平台实现FPGA嵌入式系统设计
FPGA问世已经超过20年，现在FPGA在复杂逻辑电路以及数字信号处理领域中扮演着越来越重要的角色，SoC以其低功耗、高性能、低成本、高可靠性等优点成为嵌入式系统的发展趋势。不过，对于很多设计者来讲这还是“新
-
赛灵思FPGA受DLP数字影院投影仪青睐
赛灵思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP数字影院投影仪产品，均采用了赛灵思Virtex®-5 FPGA系列产品。DLP数字影院投影仪符合美国数字影院计划(DCI1)标准，拥有一系列优异的
-
Altera演示FPGA中业界性能最好的DDR4存储器数据速率
21ic讯 Altera公司近日宣布，在硅片中演示了DDR4存储器接口，其工作速率是业界最高的2,666Mbps。Altera的Arria 10 FPGA和SoC是目前业界唯一能够支持这一速率DDR4存储器的FP
-
通过实时改变使用率研究FPGA功耗行为
现代的FPGA 芯片能够开发高性能应用，但在这些设计中电源管理通常是一大限制因素。FPGA 器件的资源使用最能决定设计的容量和处理速度，但是增加资源就会提高功耗。更高的功耗会提高运行成本、面积要求和结温，而设计
-
利用FPGA对大规模MIMO信道进行特性描述
多用户MIMO(MUMIMO)是一种无线通信技术，采用基础架构节点(例如基站和接入点)上的多个天线为多个客户同时提供服务。MU-MIMO是未来无线标准中必不可少的组成部分，有望为繁忙的网络带来显著的性能提升。人们预想随着无
-
基于FPGA高速大容量数据采集与存储系统
大容量数据采集与存储系统在工业自动化生产、国防和军事监控及环境监测等方面被广泛应用。为了能够完整、准确地捕获到各种信号或者故障发生时的特征信号，需要对其进行状态监测，并且要求监测系统具备长时间连续采集
-
基于FPGA的车电总线接口技术研究
为提高集成架构中车电总线通信速率，结合综合化处理系统项目要求，采用双总线结合的方式，利用CAN总线和FlexRay总线实现功能及搭配上的互补，提出一种基于现场可编程门阵列(FPGA)的总线接口单元设计方案。通过FPGA完
-
低成本人机交互设计：基于FPGA的体感游戏
体感游戏是视觉与本体感觉和动作控制的集合，伴随着虚拟现实技术的迅猛发展，正逐步走入市场。为了达到视觉、运动相结合的目的，采用加速度传感器与VGA显示器相结合的方法，通过戴有速度手套的手的运动来完成对游戏
-
FPGA复位的可靠性设计方法
对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位
-
基于Virtex-6 FPGA的三种串行通信协议测试及对比 (二)
FPGA模块结构如图10所示。通过VIO控制模块，可对包事务类型、包载荷、发送地址等参数进行设置。本测试将包载荷设为256字节，读/写内存空间设为DSP的MSM(Multi-core Share
-
基于Virtex-6 FPGA的三种串行通信协议测试及对比(一)
在高性能雷达信号处理机研制中，高速串行总线正逐步取代并行总线。业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议，本文针对其中较为常用的Aurora
-
基于FPGA的数字存储示波器对外围芯片的控制设计
数字存储示波器作为测试技术的重要工具，被广泛应用于各个领域，并逐步取代传统模拟示波器。其采样数据是波形运算和分析的基础，直接影响到整个数字存储示波器的准确性。从这点出来，提出采用现场可编程逻辑器件(
-
基于FPGA的RS(255，239)编译码器设计及实现方法
RS(Reed—Solomon)编码是一种具有较强纠错能力的多进制BCH编码，其既可纠正随机错误，又可纠正突发错误。RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方
-
FPGA与ADC数字数据输出的接口及LVDS应用诀窍
现场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种接口协议和标准，并提供有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。接口方式和标准现场可编程门阵列
-
完善FPGA系统设计的三原则
一，面积与速度的平衡互换原则这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同，FPGA设计的工作频率是不固定的，而是和设计本身的延迟紧密相连)。
-
Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗实现突破
Altera日前推出该公司第10代FPGA和SoC(芯片系统)，Altera公司产品营销资深总监Patrick Dorsey表示，第10代器件在工艺技术和体系结构基础上都进行了优化，以最低功耗实现了业界最好的性能和水平最高的系统集成度。首
