-
Serdes高速接口：8b/10b与64b/66b编码在Xilinx 7系列中的实战实现
在FPGA高速设计领域，SerDes（串行器/解串器）是连接物理世界与数字逻辑的桥梁。无论是PCIe、以太网还是自定义高速链路，Xilinx 7系列的GTX/GTH收发器都是核心引擎。然而，仅仅拥有高速通道是不够的，如何将并行数据“打包”成适合传输的串行流，取决于线路编码的选择。8b/10b与64b/66b作为两种主流方案，在实现复杂度与传输效率上各有千秋。
-
SerDes通道建模与仿真：S参数去嵌入与通道补偿技术深度解析
在56Gbps PAM4信号主导的通信时代，SerDes（串行器/解串器）通道的信号完整性已成为决定系统性能的核心指标。工程师们通过S参数去嵌入技术剥离测试夹具的寄生效应，结合通道补偿算法重构信号波形，构建出从建模到仿真的完整技术闭环。 S参数去嵌入：剥离测试夹具的"数字伪装"
-
从事实标准到开放标准：OpenGMSL扩大汽车连接技术生态
OpenGMSL协会的成立开启了汽车连接技术的新篇章，将ADI成熟的GMSL技术转型为行业共享的开放标准。凭借GMSL技术其稳健的物理层、低延迟传输和广泛的应用支持，OpenGMSL为软件定义汽车提供了可靠的连接解决方案。与MIPI A-PHY和ASA等标准相比，OpenGMSL的成熟度和生态优势使其在ADAS和信息娱乐领域占据领先地位。
-
基于FPGA的8b/10b SERDES接口设计：技术与实现
随着大数据和高速通信技术的飞速发展，数据传输对带宽和效率的需求日益增加。传统的并行接口因受限于时序同步、信号干扰及设计复杂度等问题，逐渐被高速串行接口所取代。其中，基于FPGA的8b/10b SERDES（Serializer-Deserializer）接口设计因其高带宽、低引脚数及灵活性，成为嵌入式系统和高性能计算领域的热门选择。本文将深入探讨基于FPGA的8b/10b SERDES接口设计的技术细节与实现方法，并附以简化的代码示例。
-
上海芯炽科技推出创新MIPI A-PHY协议芯片：引领车载和长距离视频传输技术革新
MIPI A-PHY协议是一种专为汽车应用设计的高速数据传输接口标准，旨在满足车载系统对高速、长距离数据传输的严苛需求。上海芯炽科技集团有限公司，一家在高端模拟集成电路领域具有深厚技术积累的企业，于近日在第十届松山湖论坛上介绍其公司旗下最新的两款基于MIPI A-PHY协议的新型串行解串器芯片——SC5501和SC5502。这一技术突破在第十四届松山湖中国IC创新高峰论坛上首次亮相，展示了其在高带宽和长距离视频传输技术方面的领先能力。
-
Alphawave Semi开设渥太华办事处
新办事处包括广大的实验室空间，用来加快公司在高速连接方面的技术领先地位 伦敦和多伦多2023年3月4日 /美通社/ -- 世界技术基础设施高速连接领域的全球领导者 Alphawave Semi (LSE: AWE) 今天宣布在安大略省渥太华开设新办事处。 ...
-
Alphawave IP为台积公司N3E工艺实现首次测试芯片流片
新的SerDes解决方案将于本月在加利福尼亚州圣克拉拉的台积公司2022"开放创新平台"（OIP）上推出 伦敦和多伦多2022年10月24日 /美通社/ -- 全球技术基础设施高速连接领域的全球领先企业Alphawave IP（伦敦证券交易所：AWE）今天宣...
-
更小摄像头和更多屏幕的智能汽车，可以选择这几颗芯片来优化
更多的摄像头和屏幕，更小巧的易于嵌入汽车外形的摄像头，这是当前智能汽车产品形态发展的几个趋势。面对这样的情况，如何能够优化设计，实现更低设计成本的同时，实现更好的性能和可靠性？全新的SerDes IC芯片和高集成度的摄像头用PMIC可以提供一臂之力。
-
高带宽数据接口总线的宽度如何降低
在工业实现当中，需要降低总线接口的宽度，这里专门有一种设备叫工业用串行/解串器(SerDes)，它可以降低高带宽数据接口总线宽度。使用一个串行器就可以把数据从一个宽并行数
-
关于FPGA芯片的SERDES接口的电路设计方案
随着FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。
-
SERDES的数字系统中高效时钟设计方案
数字系统的设计师们面临着许多新的挑战，例如使用采用了串行器/解串器（SERDES）技术的高速串行接口来取代传统的并行总线架构。基于SERDES的设计增加了带宽，减少了信号数量。
-
展望未来 多核DSP技术不仅仅是小把戏
“多核DSP”也许对大多数人而言并不是个陌生的概念，早在几年前，为了提升性能、降低功耗，在处理器中增加内核已经成为计算和嵌入式处理器产业的标准作法。然而，正当多内核技术在处理器领域发展得红红火火之时，多核DSP似乎显得不瘟不火，还仅仅停留在无线基础设施应用上。
-
32 Gbps 高速SerDes 量产测试方案
作者：曹旭荣，方延奋，王业清 (爱德万测试（中国）管理有限公司)摘要：随着SerDes芯片集成度，复杂度，传输速率的不断提高，传统的自动化测试系统已经无法满足SerDes测试速率需求。为解决该测试难题，
-
高性能SERDES及其在CPRI接口的应用分析
1引言随着数据宽带网络的迅猛发展，需要不断提高系统设备的业务容量。目前的趋势是采用高速串行通信技术，即采用串行解串器SERDES，把低速的并行数据转换为高速串行数据连接
-
FPD-Link II显示SerDes概述
概述美国国家半导体嵌入式时钟LVDS SerDes FPD-Link II系列具有强大的功能，超过了前几代FPD-Link SerDes在显示应用上的信号质量。 FPD-Link芯片组将宽并行RGB总线串行化为
-
ECP3 FPGA系列:AMC评估开发方案
Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增强的DSP架构，高速SERDES和高速源同步接口。LatticeECP3采用65nm技术，查找表(LUT)高达149k逻辑单元，支持高达486个用户I/O，提供高达320个18×18乘法
-
基于FPGA的异步LVDS过采样的研究和实现
摘要：针对LVDS接口，研究并实现了一种基于FPGA的LVDS过采样技术，重点对LVDS过采样技术中系统组成、ISERDESE2、时钟采样、数据恢复单元、时钟同步状态机等关键技术进行了描述，并基于Xilinx FPGA进行了验证，传输速
-
Xilinx SerDes调试方案
FPGA SERDES的应用需要考虑到板级硬件，SERDES参数和使用，应用协议等方面。由于这种复杂性，SERDES的调试工作对很多工程师来说是一个挑战。
-
Lattice：ECP5打破常规
硅谷2014之行(四)针对Alter和Xilinx在高端有Stratix和Virtex、在低端有Cyclone和Spartan产品的情况下，Lattice(莱迪思)选择了从中端切入的策略，从而在刚进入FPGA应用市场时能够有效地避免与已在高端和低端市场确立
-
莱迪思发布“打破常规”的ECP5 FPGA产品系列
莱迪思半导体公司近日宣布推出ECP5™产品系列，面向对于极低成本、极低功耗、极小尺寸有着苛刻要求的小型蜂窝网络、微型服务器、宽带接入、工业视频等大批量应用。ECP5产品系列“打破陈规”，提供基于
