Lattice：ECP5打破常规

硅谷2014之行(四)

针对Alter和Xilinx在高端有Stratix和Virtex、在低端有Cyclone和Spartan产品的情况下，Lattice(莱迪思)选择了从中端切入的策略，从而在刚进入FPGA应用市场时能够有效地避免与已在高端和低端市场确立了自己领导地位的Altera和Xilinx发生正面冲撞，多年来，实践证明了这一策略的正确性。

在秉承低成本、低功耗和小体系的产品形态下，Lattice藉由低功耗FPGA，打造移动产业处理器介面(MIPI)联盟所制定显示序列介面技术的发送桥接器，让中低阶手机品牌商得以采用低价的处理器和面板，开发搭载屏幕清晰度最高达1,080p的产品，有助扩大FPGA在中低阶手机的渗透率。

Lattice总裁兼CEO Darin Billerbeck特别提到了Lattice的两个之“最”的产品。一个是号称全球最小FPGA的iCE40，价格不到50美分，功耗最低25μW，1.4x1.48mmBGA封装。另一个是面向视频安全监控、人机接口和移动终端的MachXO3，其每个I/O接口的成本不到1美分，2.5x2.5和3.8x3.8mm2的WLCS封装。

据悉，除了上面差异化技术外，Lattice将以最新开发出的ECP5 FPGA系列，在小型蜂窝网络、微型服务器、宽带接入、工业视频等大批量应用中，向两大巨头的中低端产品发起挑战。

Lattice优化了ECP5系列产品架构，从而使得使低于100K LUT的器件能够实现其最大的价值，作为ASIC和ASSP的辅助芯片完成关键功能。相比竞争对手的解决方案，我们的成本低40%并且包含诸多增强特性，包括采用更好布线架构的基于4输入查找表的小块逻辑结构，双通道SERDES以节约芯片资源以及增强性能的DSP块提供多达4倍的资源节约。

“ECP5产品系列打破了传统FPGA产品密度极高、功耗惊人和价格昂贵的陈规，”莱迪思半导体总裁和CEO，Darin Billerbeck先生表示，“莱迪思最新的产品系列致力于为客户提供ASIC/ASSP的辅助芯片，以最快的方式扫除开发障碍，尤其是当今移动设备和移动通信基础设施正不断推动着电子行业的方方面面对于小尺寸和低功耗的要求。”

ECP5是业内唯一在10mm x 10mm封装中实现85k个LUT和SERDES的FPGA产品，相比竞争对手的解决方案，功能密度提升2倍。精简了封装引脚更便于采用现有的低成本PCB布线技术，并且降低系统的总成本。

相比其他FPGA解决方案，ECP5产品系列的增强特性使总功耗降低了30%，包括SERDES、动态I/O bank控制器的独立模块的待机工作模式以及更低的工作电压。使用单通道3.25Gpbs SERDES时功耗低于0.25W，使用四通道SERDES时功耗低于0.5W，支持广泛的接口标准，包括DDR3、LPDDR3、XGMII和7:1 LVDS、PCI Express、以太网(XAUI、GbE、SGMII)和CPRI。