FPGA
-
基于DSP和FPGA的实时图像压缩系统设计
提出了一种基于高频帧摄像头的高频帧实时图像压缩技术，以此技术为基础，使用TMS320CDM642和EP2C35 FPGA相结合，设计了一种高频帧实时图像处理器硬件系统。该系统采用2片SRAM乒乓结构，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法，实现了100帧/s的压缩速度，系统同时解决了图像压缩中容量和速度的问题，实验了采集和压缩过程的同步进行，大大提高了图像压缩速度。
-
基于DSP和FPGA的实时图像压缩系统设计
提出了一种基于高频帧摄像头的高频帧实时图像压缩技术，以此技术为基础，使用TMS320CDM642和EP2C35 FPGA相结合，设计了一种高频帧实时图像处理器硬件系统。该系统采用2片SRAM乒乓结构，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法，实现了100帧/s的压缩速度，系统同时解决了图像压缩中容量和速度的问题，实验了采集和压缩过程的同步进行，大大提高了图像压缩速度。
-
基于DSP和FPGA的实时图像压缩系统设计
基于DSP和FPGA的实时图像压缩系统设计
-
基于FPGA的移位寄存器流水线结构FFT处理器设计与实现
设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础，通过采用高效的两路输入移位寄存器流水线结构，有效提高了碟形运算单元的运算效率，减少了寄存器资源的使用，提高了最大工作频率，增大了数据吞吐量，并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言，采用QuartusⅡ设计仿真工具进行设计、综合和仿真，仿真结果表明，处理器工作频率为72 MHz，是一种高效的FFT处理器IP核。
-
基于FPGA的增量型光电编码器抗抖动二倍频电路设计
从增量型光电编码器的构造特点出发，分析其输出信号中引起抖动误码脉冲的原因。根据编码器两相输出信号(A相、B相)不能同时跳变的特点，设计了一种高精度抗抖动二倍频电路，能有效滤除信号的干扰脉冲。
-
基于FPGA的彩色图像Bayer变换实现
利用飞速发展的FPGA技术，在图像采集前端实现Bayer插值变换。比较了常用的3种插值方法，选用计算复杂度较高但图像质量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，实现1 208×1 024图像，12 f／s，实时Bayer转换。给出了实时采集图像结果，显示了插值变换前的原始图像，计算了变换后图像的峰值信噪比PSNR。
-
基于FPGA的自适应谱线增强系统设计
在此基于Altera公司的现场可编程门阵列(FPGA)芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强(ALE)处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。
-
基于FPGA的移位寄存器流水线结构FFT处理器设计与实现
设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础，通过采用高效的两路输入移位寄存器流水线结构，有效提高了碟形运算单元的运算效率，减少了寄存器资源的使用，提高了最大工作频率，增大了数据吞吐量，并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言，采用QuartusⅡ设计仿真工具进行设计、综合和仿真，仿真结果表明，处理器工作频率为72 MHz，是一种高效的FFT处理器IP核。
-
低功耗、带有6.375-Gbps收发器的FPGA（Altera）
Altera公司日前宣布，进一步增强了Arria® II GX FPGA，它具有6.375-Gbps收发器，支持1.25-Gbps LVDS，而且增加了Arria II GZ FPGA型器件，拓展了该系列产品。40-nm Arria II系列是目前发售的功耗最低的6-Gbps收发
-
基于FPGA和DDS技术的正弦信号发生器设计
该系统由FPGA、单片机控制模块、键盘、LED显示组成，采用直接数字频率合成(DDS)，D／A以及实时计算波形值等技术，设计出具有频率设置功能，频率步进为100 Hz，频率范围为1 kHz～10 MHz之间正弦信号发生器。该系统的频率范围宽，步进小，频率精度较高。
-
基于FPGA的PPM调制解调系统设计
光通信技术的蓬勃发展对调制解调技术提出了更高的要求，脉冲位置调制(PPM)有较高的平均功率利用率，传输速率以及较强的抗干扰能力，能够很好地满足实际需求。从脉冲位置调制的基本原理出发，基于FPGA对PPM调制解调系统进行设计，特别是对PPM的帧同步进行详细说明，并用Verilog HDL语言对系统进行时序仿真，验证了设计的正确性。
-
基于FPGA的RGB到YCrCb颜色空间转换
RGB基于三基色原理，颜色实现简单，在计算机、电视机显示系统中应用广泛，YCrCb将颜色的亮度信号与色度信号分离，易于实现压缩，方便传输和处理。在视频压缩、传输等应用中经常需要实现RGB与YCbCr颜色空间的相互变换。这里推导出一种适合在FPGA上实现从RGB到YCbCr。颜色空间变换的新算法，采用单片FPGA完成电路设计，利用FPGA内嵌DSP核实现乘法运算，提高了转换算法的运行速度。
-
基于FPGA的彩色图像Bayer变换实现
利用飞速发展的FPGA技术，在图像采集前端实现Bayer插值变换。比较了常用的3种插值方法，选用计算复杂度较高但图像质量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，实现1 208×1 024图像，12 f／s，实时Bayer转换。给出了实时采集图像结果，显示了插值变换前的原始图像，计算了变换后图像的峰值信噪比PSNR。
-
基于FPGA的自适应谱线增强系统设计
在此基于Altera公司的现场可编程门阵列(FPGA)芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强(ALE)处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。
-
基于FPGA和DDS技术的正弦信号发生器设计
该系统由FPGA、单片机控制模块、键盘、LED显示组成，采用直接数字频率合成(DDS)，D／A以及实时计算波形值等技术，设计出具有频率设置功能，频率步进为100 Hz，频率范围为1 kHz～10 MHz之间正弦信号发生器。该系统的频率范围宽，步进小，频率精度较高。
-
基于DSP与FPGA的全姿态指引仪的设计
本文设计了基于DSP与FPGA的系统结构，采用了软硬件填充的图形处理方法，先由DSP软件完成图形轮廓生成，然后FPGA硬件图形处理器根据图形轮廓完成耗时的图形填充，使系统在实时性方面取得了很好的效果并使得系统运算
-
基于DSP与FPGA的全姿态指引仪的设计
基于DSP与FPGA的全姿态指引仪的设计
-
基于FPGA的RGB到YCrCb颜色空间转换
RGB基于三基色原理，颜色实现简单，在计算机、电视机显示系统中应用广泛，YCrCb将颜色的亮度信号与色度信号分离，易于实现压缩，方便传输和处理。在视频压缩、传输等应用中经常需要实现RGB与YCbCr颜色空间的相互变换。这里推导出一种适合在FPGA上实现从RGB到YCbCr。颜色空间变换的新算法，采用单片FPGA完成电路设计，利用FPGA内嵌DSP核实现乘法运算，提高了转换算法的运行速度。
-
基于FPGA平台的抗DPA攻击电路级防护技术研究
随着现场可编程门阵列(FPGA)，芯片在安全领域上的广泛应用，有关FPGA密码芯片的抗(DPA)研究也越来越受关注，但目前的研究成果大多针对智能卡的安全防护。在研究各种电路级安全防护技术的基础上，采用硬件宏的方法将双轨和预充电技术应用于FPGA芯片的数据加密标准算法(DES)硬件结构，通过DPA攻击实验后发现，未加防护措施的DES加密系统难以抵御DPA攻击，而加防护措施的加密系统具有抗DPA攻击的能力。
-
中国的"技术圈"
技术在社会公众的眼里，往往很神秘。但是在中国特定的人群中，技术也可以成为轻松的聊天话题。 举个例子，在葡萄的许多文章中，谈到技术，经常就可以发现这种神秘感。例如主席居住的象计算机阵列的房子。
