数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外,FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA或CP
DSP 涨价、FPGA涨价、放大器涨价,没有一个不涨价的半导体器件。而据笔者调查,目前,很多客户由于持续延长的订货周期,不得不采取双重订货方式,近期华尔街分析师指出,目前可编程逻辑商赛灵思正在面临着这种风险。
一种基于嵌入式系统和Internet的FPGA动态配置方案
摘 要: 本文介绍了一种新的复用器重构算法,能够降低FPGA实际设计20%的成本。该算法通过减少复用器所需查找表(LUT)的数量来实现。算法以效率更高的4:1复用器替代2:1复用器树。算法性能的关键在于寻找总线上出现的
摘 要: 介绍语音信号LPC分析中部分相关系数的舒尔递推算法的FPGA实现,给出了电路设计思想及具体电路结构,并对其工作过程进行了详细分析说明,为嵌入式系统设计提供了一种有效手段。 关键词: 部分相关系数 舒
中国国际医疗器械博览会的热度一年胜过一年,今年规模再创纪录。而同期举办的第三届中国国际医疗电子技术大会(CMET)则更是吸引了众多国际半导体公司参加,会议也由以前的一天变为两天。 “医疗电子市场的年复合
以智能型混合信号FPGA开发真正符合需求的系统
NEC Display Solutions 公司3D电影投影仪采用赛灵思 FPGA
Altera第一季收入创历史新高,28nm FPGA延续领航优势
日前,德州仪器 (TI) 宣布推出专用于 DK-LM3S9B96 开发套件的新型 Stellaris FPGA 扩展板,可显着加速开发低成本安全接入控制系统及其它需要高速外部处理单元接口的应用。这款全新电路板使开发人员能够轻松评估 Stel
Stellaris FPGA 扩展板DK-LM3S9B96-FPGA(TI)
基于开源思想与SOPC技术,采用32位开源软核处理器OR1200和开源软核DDS,在FPGA上实现了频率、相位可预置并且可调的3路正弦波信号发生器专用芯片的设计。该专用芯片基于OR1200固化专用程序实现,通过UART传输控制数据,可同时控制3路正弦波的产生,其频率范围为1 Hz~100 MHz,步进频率为1 Hz,相位范围为0°~359°。设计方案在DE2-70开发板上进行了实际验证,证明了设计的正确性和可行性。
基于开源思想与SOPC技术,采用32位开源软核处理器OR1200和开源软核DDS,在FPGA上实现了频率、相位可预置并且可调的3路正弦波信号发生器专用芯片的设计。该专用芯片基于OR1200固化专用程序实现,通过UART传输控制数据,可同时控制3路正弦波的产生,其频率范围为1 Hz~100 MHz,步进频率为1 Hz,相位范围为0°~359°。设计方案在DE2-70开发板上进行了实际验证,证明了设计的正确性和可行性。
针对航天检测设备中信号源单一、不可调等缺点,提出并实现了一种以FPGA 、高速D/A、继电器AQY210为核心,结构简单,控制灵活,信号质量高的多功能信号源生成系统。该系统可提供各种频率、幅值、偏置等参数可调的模拟信号,成功应用于工业控制开关量输出性能检测。同时,上位机与硬件通信的接口使用了USB-单片机(CY7C68013)和USB-FIFO(FT245)两种方案,并进行实际对比,提出其适用条件和范围。
Virtex-6 FPGA适合用有线通信,无线基础设备和广播设备等领域.本文介绍了Virtex-6 FPGA主要特性,以及骨干网OTU-4成帧与EFEC框图, LTE 2x2无线电设计框图和支持SD/HD/3G-SDI接口的新一代交换框图, Virtex®-6 FPGA
Virtex-6 FPGA适合用有线通信,无线基础设备和广播设备等领域.本文介绍了Virtex-6 FPGA主要特性,以及骨干网OTU-4成帧与EFEC框图, LTE 2x2无线电设计框图和支持SD/HD/3G-SDI接口的新一代交换框图, Virtex®-6 FPGA
Virtex-6 FPGA适合用有线通信,无线基础设备和广播设备等领域.本文介绍了Virtex-6 FPGA主要特性,以及骨干网OTU-4成帧与EFEC框图, LTE 2x2无线电设计框图和支持SD/HD/3G-SDI接口的新一代交换框图, Virtex®-6 FPGA
Virtex-6 FPGA适合用有线通信,无线基础设备和广播设备等领域.本文介绍了Virtex-6 FPGA主要特性,以及骨干网OTU-4成帧与EFEC框图, LTE 2x2无线电设计框图和支持SD/HD/3G-SDI接口的新一代交换框图, Virtex®-6 FPGA
Virtex-6 FPGA ML605开发评估技术方案
针对实时操作系统的开销导致应用程序可执行性降低的问题,提出了基于FPGA的硬件实时操作系统设计方案,并实现了μC/OS-II任务管理模块的硬件化。通过设计基于片内寄存器的TCB及基于组合电路的任务调度器,充分发挥了多任务潜在的并行性。整个设计采用VHDL硬件描述语言,通过ISE 8.2软件进行时序仿真验证,并使用Xilinx公司的Virtex-II Pro FPGA板实现。