0 引言 光电码盘是一种基本的位置、速度检测反馈单元,非常广泛地应用于变频器、直流伺服、交流伺服等系统的闭环控制中。为了减小体积,绝对式编码器一般采用串行通信方式输出绝对编码,针对伺服电机控制等高端
传 统以来,在选用FPGA组件时,成本、容量、效能、封装形式等,通常是系统架构师或设计人员的主要考虑。但随着低功耗应用快速兴起,现在,功耗效能也已成 为选用FPGA时的首要考虑。一般来说,设计人员对ASIC或FPGA的
为了实时获取生产线上大量按键并发动作状态,提出一种基于FPGA的多按键状态识别系统设计。该系统设计采用VHDL语言描述,有效地解决远距离、分散、多键并发状态识别问题,并减小电路板面积和单片机的信号连接,易于对大量按键并发输入操作。给出了该系统设计方案的硬件电路设计和仿真结果。该设计已成功应用于某项目中。
系统设计的理念需要集成不同领域的技术知识,在FPGA中更好地利用资源。随着应用对DSP功能的依赖程度越来越高,我们可让处理器充分利用加速器的作用,从而大幅提高性能。
系统设计的理念需要集成不同领域的技术知识,在FPGA中更好地利用资源。随着应用对DSP功能的依赖程度越来越高,我们可让处理器充分利用加速器的作用,从而大幅提高性能。
1 引言 在现代信号处理系统中,多通道数据采集存储系统广泛应用于各种商用以及工业领域中,特别是在舰上系统、弹上设备及舰上部分系统中,往往产生宽带信号或上升沿下降沿较陡的模拟信号。对这样的模拟信号往往
1、引言 如图 1所示,两台摄像机C1、C2分别对具有部分重叠区域的景物进行拍摄。在 t1时刻拍摄,得到了图像A1、B1;在下一时刻t2,得到了图像A2、B2。 在同一屏幕上重现原图像时,必须保证两个播放器依次同时播放图
在分析DES算法原理的基础上,详细阐述一种基于VHDL描述、FPGA实现的DES加密算法系统的设计和仿真结果。该系统采用了一种基于子密钥预先计算的新型流水线设计方案,克服了传统DES流水线实现方式的缺点,使系统的密钥可动态刷新.并在硬件资源消耗有所降低的情况下,进一步提高系统的处理速度,系统最高时钟频率为222.77 MHz.信息加密的速度为14.26 Gb/s,是最快软件实现方式的112倍。同时系统还具有设计灵活,可靠性高,可重用性强.升级方便等特点。
1 引言 频率、周期、相位是交流信号的3大要素。一般情况下,分析交流信号需研究其频率与相位,而周期可直接由频率计算。对于正弦信号的频率、相位测量准确度的要求不断提高,而随着电子技术的发展,对其测量方法
當前處理器架構已從以往單核心進入多核心處理器階段,多核心處理器可協助測試、控制,與設計工程師,建立更高效能的系統並解決複雜的問題。不過多核心處理器也隨之帶來新的軟體挑戰,如何有效利用並發揮多核心硬體資
當前處理器架構已從以往單核心進入多核心處理器階段,多核心處理器可協助測試、控制,與設計工程師,建立更高效能的系統並解決複雜的問題。不過多核心處理器也隨之帶來新的軟體挑戰,如何有效利用並發揮多核心硬體資
在扩频通信中,数字下变频(DDC)是一种很重要的技术,它包括数字混频器、数控振荡器以及数字滤波器三部分。而传统的DDC大多采用专用芯片,虽然其外围电路简单、功能实现容易控制,但其大部分功能已经固化,存在兼容
要CORDIC(COordination Rotation DIgital Computer)算法实现正交数字混频器中的数控振荡器的方法。首先推导了算法产生正余弦信号的实现过程,然后给出了在中设计数控振荡器的顶层电路结构,并根据算法特点在设计中引入
在扩频通信中,数字下变频(DDC)是一种很重要的技术,它包括数字混频器、数控振荡器以及数字滤波器三部分。而传统的DDC大多采用专用芯片,虽然其外围电路简单、功能实现容易控制,但其大部分功能已经固化,存在兼容
直接数字频率合成(DirectDigital FraquencySyn-thesis?即DDFS,一般简称DDS)是从相位概念出发直接合成所需波形的一种新的频率合成技术。它在相对带宽、频率转换时间、相位
全球FPGA(现场可编程门阵列)产业竞争的基调是双雄争霸。据统计,2008年赛灵思和Altera两家公司的销售收入已占可编程器件行业整体销售收入的87%。不过,由于该行业具有较高的收益率,因此不断有新兴企业加入竞争行列。
0 引 言 利用现场可编程逻辑器件产生VGA时序信号和彩条图像信号,并将其作为信号源,应用于电视机或计算机等彩色显示器的电路开发,方便彩色显示器驱动控制电路的调试。计算机显示器的显示有许多标准,常见的有