RCU时钟树配置精要，GD32F10x从HSI到PLL的时钟切换与频率计算
在GD32F10x系列MCU的开发中，时钟树配置是所有外设正常工作的基础。许多从STM32移植而来的开发者，往往直接复用原有代码，却发现串口乱码、定时器周期翻倍、USB无法识别。这些问题的根源，往往不在外设驱动本身，而在于GD32的RCU(Reset and Clock Unit)时钟树在路径选择和分频逻辑上与STM32存在细微但关键的差异。理解时钟树的信号流向、PLL倍频范围和总线分频规则，是从“代码能跑”走向“时序精准”的必经之路。
GD32F10x时钟源的选择
GD32F10x系列拥有五个时钟源，分别服务于不同的应用场景。RCU模块负责管理这些时钟源的选择、倍频和分频。
**IRC8M内部高速RC振荡器**是芯片上电后的默认时钟源，频率为8MHz，精度受温度和电压影响，适合低精度要求的场景或作为系统启动的临时时钟。**HXTAL外部高速晶体振荡器**需要外接4-32MHz晶体，提供高精度时钟，是实现高性能应用的首选时钟源。
另外三个时钟源各有专用场景：**IRC48M**用于驱动USB模块;**LXTAL外部32.768kHz晶体**为RTC提供低功耗高精度时钟;**IRC40K内部40kHz RC**是LXTAL的备胎方案，用于独立看门狗计数。
PLL配置：从输入时钟到系统时钟
锁相环(PLL)是提升系统时钟频率的核心单元。GD32F10x的PLL输入可选HXTAL或HSI/2两路时钟源，输出范围16-108MHz，倍频系数为2至32倍。
配置PLL的关键计算公式为：CK_PLL = CK_PLL输入源 × PLL倍频系数。
对于使用外部8MHz晶振的场景，若目标是72MHz系统时钟，则倍频系数设置为9(8MHz × 9 = 72MHz);若目标是108MHz，则倍频系数为13.5——但GD32的PLL倍频系数为整数，因此需要配合预分频器实现精确配置。
对于使用HSI的场景，输入到PLL的时钟为HSI/2 = 4MHz。以F103为例，PLL最大倍频系数为16时，系统时钟最大为64MHz;但F10x系列部分型号最高可达108MHz，使用HSI时系统时钟理论最大为4MHz × 27 = 108MHz。
官方文档给出了使用120MHz的具体寄存器配置示例，展示了分频系数、倍频系数和PLL使能的完整流程。对于GD32F10X_CL型号，由于支持更复杂的分频路径，还可通过RCU_CFG1寄存器配置CK_PREDIV0分频器，实现更灵活的频率组合。
时钟切换流程：从HSI到PLL的完整步骤
从HSI切换到PLL作为系统时钟源，需要按顺序完成以下步骤。
第一步，使能并等待时钟源稳定。若使用HXTAL，需设置RCU_CTL的HSEEN位，等待HSESTB标志置1;若使用HSI，需设置HSIEN位，等待HSISTB标志置1。
第二步，配置PLL参数。根据目标频率计算并设置RCU_CFG0寄存器的PLLSEL(输入源选择)、PREDV0(预分频)和PLLMF(倍频系数)位域。
第三步，使能并等待PLL稳定。置位PLLEN位，轮询PLLSTB标志直至稳定。
第四步，切换系统时钟源。修改RCU_CFG0的SCS位域为PLL选择值，轮询SCSS位域确认切换完成。
完整的代码实现如下：
void system_clock_config(void)
{
// 1. 使能外部晶振HXTAL
rcu_osci_on(RCU_HXTAL);
while(!rcu_flag_get(RCU_FLAG_HXTALSTB));
// 2. 配置PLL：HXTAL/2 * 30 = 120MHz (外部8MHz晶振)
rcu_pll_config(RCU_PLLSRC_HXTAL_DIV2, RCU_PLL_MUL30);
// 3. 使能PLL并等待稳定
rcu_osci_on(RCU_PLL_CK);
while(!rcu_flag_get(RCU_FLAG_PLLSTB));
// 4. 切换系统时钟至PLL
rcu_system_clock_source_config(RCU_CKSYSSRC_PLL);
while(rcu_system_clock_source_get() != RCU_SCSS_PLL);
// 5. 配置AHB/APB分频
rcu_ahb_clock_config(RCU_AHB_CKSYS_DIV1); // AHB = 120MHz
rcu_apb1_clock_config(RCU_APB1_CKAHB_DIV2); // APB1 = 60MHz
rcu_apb2_clock_config(RCU_APB2_CKAHB_DIV1); // APB2 = 120MHz
// 6. 更新全局变量
SystemCoreClockUpdate();
}
一个容易被忽视的细节是：切换时钟源之前需要调用`rcu_deinit()`复位RCU配置，否则已配置的分频器状态可能干扰新的时钟切换，导致配置失效。
总线分频与定时器时钟的特殊规则
系统时钟确定后，还需要正确配置AHB、APB1和APB2的分频系数。AHB总线时钟由系统时钟直接分频得到;APB1最大频率为54MHz(F10x系列)，AHB需至少2分频;APB2最大频率为108MHz，通常不分频。
定时器时钟存在一个容易踩坑的特殊规则：当APB1预分频系数为1时，定时器时钟等于APB1时钟;但当APB1预分频系数不等于1时，定时器时钟自动乘以2。
这意味着，若系统时钟为108MHz、APB1为54MHz(2分频)，则挂载在APB1上的TIMER2实际时钟为54MHz × 2 = 108MHz。如果开发者误以为定时器时钟为54MHz而配置了错误的分频系数，定时周期就会快一倍。
硬件设计注意事项
在电路设计层面，外部晶振的匹配电容选择直接影响时钟精度和稳定性。匹配电容C1和C2的计算公式为：C1 = C2 = 2 × (CLOAD - Cs)，其中Cs为PCB和MCU引脚的杂散电容，典型值约为10pF。推荐选用负载电容在20pF左右的晶体，以便外部匹配电容取值约20pF。
使用外部有源晶振时，需开启HXTAL旁路模式(使能RCU_CTL的HXTALBPS位)，信号从OSC_IN输入，OSC_OUT保持悬空。晶振应尽量靠近MCU引脚放置以减小杂散电容。在晶体两端并联1MΩ电阻有助于提升起振可靠性。
结语
GD32F10x的RCU时钟树配置遵循“时钟源→PLL倍频→总线分频”的清晰路径，但PLL倍频范围、总线分频上限和定时器时钟的倍频规则与STM32存在差异。理解这些差异，按“先开时钟源、再配PLL、最后切换并分频”的顺序编写配置代码，是保证串口、定时器和USB等外设正常工作的基础。当定时器周期莫名快了一倍时，不妨先检查APB1分频系数——那个被遗忘的“自动×2”规则，往往是问题根源所在。
下载文档
