当前位置:首页 > > FPGA算法工程师

5.2流自适应

流自适应(见图1和图4)提供填充以完成定长(Kbch bit)BBFRAME和加扰。Kbch取决于FEC码率,如表5所示。当可用于传输的用户数据不足以完全填充BBFRAME时,或者当必须在BBFRAME中分配整数个UP时,可以应用填充。

输入流应该是一个BBHEADER后面跟着一个DATA FIELD。输出流应该是一个BBFRAME

图4:流适配器输出处的BBFRAME格式

5.2.1 填充

(Kbch-DFL-80)个零bit应附加在DATA字段之后。产生的BBFRAME应具有Kbch位的恒定长度。对于广播服务应用,DFL = Kbch -80,因此不应用填充。

5.2.2基带加扰

完整的BBFRAME将被随机化。随机化顺序应与BBFRAME同步,从MSB开始,以Kbch bit后结束。

加扰序列由图5的反馈移位寄存器产生。伪随机二进制序列(PRBS)发生器的多项式应为:

将序列(100101010000000)装入PRBS寄存器,如图5所示,应在每个BBFRAME开始时启动。

图5:PRBS编码器的可能实现

5.3FEC编码

该子系统应执行外码(BCH)、内码(LDPC)和比特交织。由输入流BBFRAME和输出流FECFRAME组成。

每个BBFRAME (比特)FEC编码子系统处理,生成一个FECFRAME (比特)。系统BCH外码的奇偶校验位(BCHFEC)应附加在BBFRAME字段之后,内部LDPC编码器的奇偶校验位(LDPCFEC)应附加在BCHFEC字段之后,如图6所示。

6:比特交织前的数据格式(常规FECFRAMEnldpc = 64 800 bit,短FECFRAMEnldpc = 16 200 bit)

5a给出了常规FECFRAME ( = 64 800 bits)FEC编码参数,表5b给出了短FECFRAME ( = 16 200 bits)FEC编码参数。

5a:编码参数(常规FECFRAME nldpc = 64 800)

5b:编码参数(FECFRAME nldpc = 16 200)

5.3.1 外码(BCH)

每个BBFRAME (Kbch)应应用t个纠错的 BCH (Nbch, Kbch)码以生成错误保护包。nldpc = 64 800BCH代码参数见表5a, nldpc = 16 200BCH代码参数见表5b

t个纠错BCH编码器的生成器多项式由表6anldpc = 64 800和表5bnldpc = 16 200的第一个t多项式相乘得到。

6a: BCH多项式(对于常规FECFRAME nldpc = 64 800)

6b: BCH多项式(对于短FECFRAME nldpc = 16 200)

5.3.2 内码(LDPC)

5.3.2.1 常规FECFRAME的内码

以类似的方式,对于每一组360个新信息比特,从表B.1B.11中的新行用于查找校验位累加器的地址。

用完所有信息比特后,得到最终校验位如下:

7a:正常帧的q

5.3.2.2 FECFRAME的内码

5.3.3 比特交织(仅适用于8PSK, 16APSK32APSK

对于8PSK16APSK32APSK调制格式,LDPC编码器的输出应使用块交织器进行位交织。数据按列顺序写入交织器,按行顺序读出(首先读出BBHEADERMSB,但在8PSK速率3/5的情况下,BBHEADERMSB在第三读出),如图7和图8所示。

每个调制格式的块交织器的配置如表8所示。

8:位交织器结构

7:8PSK和正常FECFRAME长度的比特交织方案(3/5外的所有速率)

8:8PSK和正常FECFRAME长度的比特交织方案(速率仅为3/5)



本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
关闭