当前位置:首页 > > ZYNQ
		


XADC介绍

Xilinx 模拟混合信号模块,称为 XADC,是一个硬宏。它具有 JTAG 和 DRP 接口,用于访问 7 系列 FPGA 中的 XADC 状态和控制寄存器。

Zynq-7000 SoC 器件添加了第三个接口,即 PS-XADC 接口,用于 PS 软件控制 XADC。

Zynq-7000 SoC 器件将灵活的模数转换器与可编程逻辑相结合,可满足广泛的模拟数据采集和监控要求, XADC 是更大的模拟混合信号 (AMS) 主题的一部分,该主题是模拟和数字电路的组合。

XADC到底是个啥

XADC 有两个 12 位每秒 1 兆次采样 (MSPS) ADC,带有单独的跟踪和保持放大器、一个模拟多路复用器(最多 17 个外部模拟输入通道)以及片上热传感器和片上电压传感器。

两个 ADC 可以配置为同时采样两个外部输入模拟通道,跟踪和保持放大器支持一系列模拟输入信号类型,包括单极、双极和差分。

模拟输入可以支持 500 KHz 的信号带宽,采样率为 1 MSPS,外部模拟多路复用器可用于增加支持的外部通道数量,而无需增加封装引脚的成本。

XADC 可选择使用片上参考电路,从而无需外部有源元件即可对温度和电源轨进行基本片上监控。为实现 ADC 的完整 12 位性能,建议使用外部 1.25V 参考 IC。

最近的测量结果(连同最大和最小读数)存储在专用寄存器中。用户定义的警报阈值可以自动指示过热事件和不可接受的电源变化。用户指定的限制(例如 100°C)可用于启动软件控制的系统断电。

控制接口

PS 中运行的软件可以通过以下两种方式之一与 XADC 通信:

  • PS-XADC 接口:PS 互连上的 32 位 APB 从接口,采用 FIFO 处理和序列化。

  • PS 到 PL AXI 主设备也可用于通过 AXI XADC 核心逻辑控制 XADC。

开发工具可以连接到 PL-JTAG 引脚并控制 SoC 的许多部分,包括 XADC,PL-JTAG 接口和内部 PS-XADC 接口不能同时使用。这些接口之间的选择由devcfg.XADCIF_CFG[ENABLE]位控制。但是,XADC 仲裁所选接口(PL-JTAG 或 PS-XADC)和 DRP 接口之间。

系统注意事项

对于由 PS 管理的高性能 ADC 应用,使用连接到 M_AXI_GP 接口的 IP 内核逻辑,这是一个并行数据路径。

当使用 PS-XADC 接口时,FIFO 用于命令和读取数据,以允许软件快速排队命令而无需等待序列化,但在后端,数据被序列化到 XADC,很像 PL-JTAG界面。这是串行数据路径,速度要慢得多。

特征

模数转换器

  • 双 12 位 1 MSPS 模数转换器 (ADC)
  • 多达 17 个灵活且用户可配置的模拟输入
  • 片上或外部参考选项
  • 片上温度和电源传感器
  • JTAG 访问 ADC 测量

PS-XADC 接口

  • 读取和写入 XADC 寄存器
  • 与 XADC 之间的串行数据传输
  • 缓冲读写数据操作
  • 15 字 x 32 位命令 FIFO
  • 15 字 x 32 位
  • 读取数据 FIFO
  • 可编程 FIFO 级中断
  • 可编程报警中断
  • 配置的接口操作(使用 devcfg 寄存器)
  • 当使用 PS-XADC 接口时,PL-JTAG 接口被禁用

DRP 并行接口

  • 最高接口带宽
  • 16 位样本数据

PL-JTAG接口

  • 当 PL 未编程但已上电时访问 XADC
  • 使用 JTAG TAP 控制器访问 XADC 寄存器
  • 允许 JTAG 访问所有 XADC 寄存器,包括 ADC 测量
本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
关闭