AD9361第二弹——数字接口

接口介绍

AD9361数字接口主要有并行数据端口和串行外设接口（SPI），支持AD9361与BBP之间传输数据和控制/状态信息。

数据接口有两种工作模式：标准CMOS兼容模式和低压差分信号（LVDS）兼容模式。

点击下载了解：CMOS模式数据端口和时钟信号.pdf

标准CMOS兼容模式

CMOS模式下，AD9361数据接口可以使用一个或两个并行数据端口（P0、P1）在AD9361和BBP之间传输数据。这两个端口可以在FDD或TDD模式下工作。在FDD模式下，一半的bit发送数据，另一半接受数据。在TDD模式下，发送数据和接受数据在不同的间隙，在同一引脚上进行AD9361和BBP之间交替传输。

CMOS模式下的最大时钟速率和信号带宽

单端口半双工模式

单端口半双工模式用于TDD且数据速率低于61.44MHz的通信场景。在这种模式下，总线以双向方式使用，因此数据可以在同一条线上接受或传输。该模式可用于所有接受-发射配置（1R1T、2R1T、1R2T和2R2T），通常用于PCB空间有限或BBP只有一个数据总线端口可用的情况，数据总线可以采用SDR或DDR。

点击下载了解：单端口TDD时序cmos.pdf

单端口全双工模式

单端口全双工用于FDD模式，数据速率低于30.72MHz的应用。在这种模式下，总线分为两部分，六位专用于接受数据，六位专用于发送数据。该模式可用于所有的接收器-发射器配置，总线可以作为SDR或DDR操作。因为在全双工模式下，总线必须完成两倍的数据传输，所以数据总线必须以两倍于TDD模式的速度运行，来实现相同的发送和接受数据速率。

点击下载了解：单端口FDD模式时序图.pdf

双端口半双工模式

双端口半双工模式用于TDD模式和高达122.88MHz数据速率的应用。在这种模式下，两个数据端口都被使用，P0分配给I数据，P1分配给Q数据。端口可以双向工作，数据方向发送还是接受通道有效决定。每条总线都可以SDR或DDR进行操作。该模式可用于所有接受器-发射器配置。

点击下载了解：双端口半双工模式时序图.pdf

双端口全双工模式

双端口全双工模式用于FDD模式和数据速率低于61.44MHz的应用。在这种模式下，两个数据端口都被利用，P0被分配用于接受数据，P1被分配用于发送数据。允许在BBP和AD9361之间全双工传输发送和接受数据。

点击下载了解：双端口FDD模式时序图.pdf

低压差分信号（LVDS）兼容模式

低压差分信号（LVDS）模式下，AD9361数据路径接口使用并行数据总线（P0和P1）在AD9361和BBP之间传输数据，两条总线（P0和P1）都使用LVDS信号

点击下载了解：LVDS模式数据接口和时钟信号.pdf

LVDS模式下的最大时钟速率和信号带

点击下载了解：数据时序图.pdf

LVDS模式下不支持以下位

Swap Ports-在LVDS模式下，P0是发送端口，P1是接受端口，此配置不能更改。

Single Port Mode-两个端口在LVDS模式下都启用。

FDD FULL Port-LVDS不支持。

FDD Alt Word Order-LVDS不支持。

FDD Swap Bits-LVDS不支持。

SPI和附加接口信号

SPI总线为AD9361的所有数字控制提供了机制。每个SPI寄存器的位宽为8，每个寄存器都包含控制位、状态检测或控制器件所有功能的其他设置。

SPI总线

可以通过设置SPI配置寄存器中的位来配置SPI总线。这个寄存器是对称的，D6相当于D1，D5相当于D2（D4和D3未使用）。该器件上电时在默认模式（MSB优先）。对称位被“或”在一起，因此设置一个位会同时设置两个位。当D5和D2清零时，位序为MSB优先，而当这些位被置位时，位序被交换位LSB优先。正确配置后，所有寄存器写操作必须遵循所选的格式。

SPI_ENB：SPI_ENB是从BBP驱动到AD9361的总线使能信号。SPI_ENB在第一个SPI_CLK上升沿之前被拉低，通常在最后一个SPI_CLK下降沿之后再次被拉高，当SPI_ENB为高电平时，AD9361忽略时钟和数据信号，如果AD9361是SPI总线上唯一的设备，SPI_ENB可以拉低。

SPI_CLK：SPI_CLK是由BBP驱动的AD9361接口参考时钟，它仅在SPI_ENB为低电平时有效。SPI_CLK最大频率为50MHz。

SPI_DI,SPI_DO和SPI_DIO：当配置为4线总线时，SPI利用两个数据信号SPI_DI和SPI_DO。在该配置中，SPI_DI是从BBP驱动到AD9361的数据输入线，SPI_DO是从AD9361到BBP的数据输出线。当配置为三线式总线时，SPI_DI用作双向数据信号，既接受串行数据又发送串行数据。在三线配置中，该信号可被成为SPI_DIO来做区分。由BBP和AD9361在SPI_CLK的上升沿发送数据，并在SPI_CLK的下降沿采样。SPI_DI(SPI_DIO)将控制字段和写入数据字段从BBP传送到AD9361，SPI_DO(或SPI_DIO)将读取数据字段从AD9361返回到BBP。

附加接口信号

#01

CLOCK_OUT：CLOCK_OUT是一个输出信号，用作BBP的主时钟源。该时钟可配置为外部输入时钟DCXO的缓冲版本或接受数据路径ADC时钟的分频版。频率必须小于61.44MHz。

#02

CTRL_IN[3:0]：CTRL_IN引脚是四位可编程输入信号，用于手动RX增益和TX衰减控制。

#03

CTRL_OUT[7:0]：CTRL_OUT引脚是用于实时处理的八位可编程数字输出信号。这些输出包括内部生成的功能和状态位，如锁相环锁定、校准完成和自动增益控制功能。

#04

lEN_AGC：用于自动增益控制的手动控制输入。当拉高时，EN_AGC引脚强制AGC解锁，以便对增益设置进行调整。如果未使用EN_AGC引脚，Gain Lock Delay位必须设为高电平。

#05

GPO[3:0]：GPO引脚是数字输出，可以配置位检测ENSM状态或用作通用逻辑输出。

#06