• 汇总电阻和电容并联的作用

    电阻和电容并联后再串联一个电阻的电路结构具有独特的滤波作用和工作原理。通过深入了解这种电路的特性和应用场景，我们可以更好地利用它来实现电路的功能和性能优化。

    技术前线
    2025-06-23
    电阻 电容

  • 揭秘高压输电为何能减少输电线损耗

    在实际应用中，高压输电通常采用升压变压器将电能升压至数十万伏甚至更高，以减少在输电过程中的电能损耗，并提高输电效率。例如，在我国，送电距离在200-300公里时采用220千伏的电压输电;在100公里左右时采用110千伏;50公里左右采用35千伏或者66千伏等。通过选择合适的变压器容量和类型、优化输电线路设计以及加强电力系统管理和维护，可以保证高压输电的稳定和安全。

    技术前线
    2025-06-23
    电网 电压

  • 如何解决距离过远导致电压降低

    在远距离输电过程中，电压降主要是由于电流流过电阻产生的。导线电阻取决于长度和横截面积，导线越长、越细，电阻越大，电压降也越大。为了减少电压降，通常采用高压输电。高压输电可以减少电流，从而降低电压降。例如，我国的输电电压等级在110kV到750kV之间，根据传输距离选择不同的电压等级来降低电压损耗。

    技术前线
    2025-06-23
    高压输电 电线

  • 高速通道无源测试去嵌：TRL校准与端口延伸的误差抑制方法 引言

    在5G通信、AI芯片等高速电子系统中，无源通道（如PCB走线、连接器、封装基板）的信号完整性直接影响系统性能。某5G基站因无源通道阻抗失配导致误码率高达10⁻⁴，数据传输效率下降30%。传统测试方法受限于测试夹具、连接线等寄生效应，导致测量结果与真实通道特性偏差达±15%。TRL（Thru-Reflect-Line）校准与端口延伸技术通过数学建模和误差补偿，可将测量误差抑制至±2%以内。本文结合TRL校准的8项误差模型与端口延伸的相位补偿算法，实现25Gbps通道S参数的精确提取。

    电子设计自动化
    2025-06-23
    TRL校准 高速通道

  • 多物理场联合仿真：电-热-应力耦合对BGA焊点疲劳寿命预测

    在5G通信、AI芯片等高密度电子系统中，球栅阵列封装（BGA）焊点作为芯片与PCB之间的关键连接，其可靠性直接影响产品寿命。某5G基站因BGA焊点疲劳失效导致通信中断率高达15%，维修成本增加30%。研究表明，电-热-应力多物理场耦合是焊点失效的核心诱因：电流通过焊点产生焦耳热（Joule Heating），导致局部温度升高至150℃以上，引发材料蠕变和电迁移；同时，PCB与封装基板热膨胀系数（CTE）失配（如PCB CTE=16ppm/°C vs. BT基板CTE=12ppm/°C）在热循环中产生剪切应力，加速裂纹扩展。本文通过多物理场联合仿真，揭示电-热-应力耦合对焊点疲劳寿命的影响机制，并提出优化方案。

    电子设计自动化
    2025-06-23
    多物理场联合仿真 BGA焊点

  • 3D打印PCB技术突破：导电油墨阻抗匹配与多层堆叠可靠性验证

    在5G通信、AI芯片等高密度电子系统中，传统PCB制造面临空间利用率低、设计周期长等瓶颈。某5G基站PCB因多层堆叠结构复杂，导致信号完整性测试失败率高达30%，开发周期延长至6个月。3D打印技术通过直接沉积导电油墨实现三维电路制造，可将开发周期缩短至2周，空间利用率提升40%。本文结合导电油墨阻抗匹配算法与多层堆叠可靠性验证方法，实现50Ω±5%阻抗精度与10层堆叠99.8%良率的突破。

    电子设计自动化
    2025-06-23
    PCB 3D打印 导电油墨

  • 埋入式电阻容技术：薄膜材料Dk稳定性与±5%公差控制方案

    在5G通信、AI芯片等高速电路中，埋入式电阻与电容（埋阻埋容）技术通过将无源元件集成于PCB内部层间，实现信号完整性提升与空间利用率优化。某5G基站PCB因埋容材料介电常数（Dk）波动导致电容值偏差12%，引发信号反射损耗超标。本文提出基于NiCr合金薄膜电阻与高Dk聚合物电容的协同优化方案，通过材料配方改进与工艺控制，实现Dk稳定性±2%以内、电阻/电容公差±5%的突破。

    电子设计自动化
    2025-06-23
    5G通信 薄膜材料 埋入式电阻容

  • 任意层互连（Any-layer HDI）良率提升：激光盲孔锥度控制与填铜工艺

    在5G通信、AI芯片等高密度互连（HDI）电路板中，任意层互连（Any-layer HDI）技术通过微盲孔实现层间自由互连，但50μm级微孔的加工精度与填铜质量直接影响良率。某5G基站PCB因盲孔锥度超标（锥角＞10°）导致层间电阻增加30%，引发信号传输损耗超限。本文通过对比CO₂激光与UV激光的加工特性，结合锥度控制算法与填铜工艺优化，实现盲孔锥角＜5°、填铜凹陷值（Dimple）＜15μm的突破。

    电子设计自动化
    2025-06-23
    任意层互连 Any-layer HDI

  • 纳米级芯片供电网络设计：0.5mΩ目标阻抗的PDN协同仿真流程

    在7nm及以下制程的纳米级芯片中，供电网络（PDN）的阻抗控制已成为制约芯片性能的核心瓶颈。某5nm SoC在3.3V供电下，因PDN阻抗超标导致核心电压波动超过±5%，触发芯片降频保护机制。本文提出基于0.5mΩ目标阻抗的PDN协同仿真流程，结合埋入式电源轨（BPR）、纳米硅通孔（nTSV）及片上电容（MIMCAP）技术，实现PDN阻抗降低80%以上的效果。

    电子设计自动化
    2025-06-23
    目标阻抗 PDN协同仿真

  • 大电流PCB热仿真优化：铜厚/载流能力曲线与过孔阵列热阻建模 引言

    在电动汽车、工业电源等高功率应用中，PCB载流能力与热管理成为制约系统可靠性的核心问题。以某电机控制器为例，当工作电流超过100A时，传统1oz铜厚PCB的温升可达85℃，远超IGBT模块推荐的125℃结温阈值。本文结合IPC-2152标准、热阻网络模型及有限元仿真，提出基于铜厚/载流能力曲线与过孔阵列热阻建模的优化方案，实现温升降低30%以上的效果。

    电子设计自动化
    2025-06-23
    热仿真 大电流PCB

  • 毫米波雷达天线集成：混压板PTFE材料与FR4的层间结合工艺

    在77GHz毫米波雷达天线设计中，PTFE材料凭借其低介电常数（Dk≈2.2）和超低损耗因子（Df≈0.0005）成为高频信号传输的首选，但其高昂的成本（单价是FR4的3-5倍）与加工难度限制了大规模应用。通过PTFE与FR4的混压工艺，可在核心射频层采用PTFE保障信号完整性，其余区域使用FR4降低成本。然而，两种材料热膨胀系数（CTE）差异达50ppm/℃，层间结合力不足易引发翘曲、分层等问题。本文结合材料特性、工艺优化与仿真验证，提出一套实现毫米波雷达天线高可靠性的混压方案。

    电子设计自动化
    2025-06-23
    毫米波 雷达 混压板

  • DDR5-6400时序收敛：Fly-by拓扑下±5mil等长组精度实现方法

    随着DDR5-6400内存的普及，时序收敛成为高速PCB设计的核心挑战。在Fly-by拓扑结构中，地址/命令/时钟信号的菊花链连接方式虽能降低电容负载，但时序偏差需控制在±5mil以内以满足tCKmin=0.625ns的严格要求。本文结合复合结构传输线技术、三维绕线算法及AI辅助优化，提出一套实现±5mil等长精度的工程化方案。

    电子设计自动化
    2025-06-23
    DDR5-6400 Fly-by拓扑

  • 多板高速互连优化：基于电磁拓扑的串扰抵消布线算法研究

    随着112G PAM4及224G SerDes技术的普及，多板高速互连系统的信号完整性面临严峻挑战。传统物理隔离方法受限于PCB空间与工艺成本，而基于电磁拓扑理论的串扰抵消算法通过数学建模与信号处理，为高密度互连提供了创新解决方案。本文结合电磁拓扑模型与神经网络技术，提出一种动态串扰抵消布线算法，并验证其在高速背板系统中的有效性。

    电子设计自动化
    2025-06-23
    多板高速互连 电磁拓扑 布线算法

  • 112G PAM4背板设计实战：Megtron 6板材Dk/Df频变模型对插入损耗的深度解析

    在112G PAM4背板设计中，信号完整性是决定系统性能的核心指标，而Megtron 6板材的介电常数（Dk）和损耗因子（Df）频变特性对插入损耗的影响尤为关键。本文结合工程实践与材料科学，揭示其频变模型在高频信号传输中的核心作用，并提出优化策略。

    电子设计自动化
    2025-06-23
    Megtron 6 Dk/Df频变

  • 2纳米芯片下半年驾到 传台积电良率远超对手

    有报道显示，台积电2纳米工艺研发取得关键进展，目前芯片良率已达60%的量产门槛，远超竞争对手40%的水平，技术优势显著。

    极客网
    2025-06-23
    芯片 台积电 2纳米芯片
首页 上一页 54 55 56 57 58 59 60 61 62 63 下一页 尾页
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多