Mentor PCB | Shift-Left专题研讨会-如何优化DDR4设计的成本和性能
扫描二维码
随时随地手机看文章
DDR 接口的正常工作，要求满足不同信号组之间的信号完整性和时序要求。为了减少改版次数，在PCB制造之前，通过验证从而确保设计满足所有要求。传统上，设计师依靠信号完整性专家来进行仿真验证工作，完全芯片厂商提供的PCB设计指导，不进行任何仿真验证工作，希望能够通过物理原型测试发现设计缺陷。不断升高的速率，DDR接口的工作余量越来越小，简单的遵循物理设计规则已经不能满足设计要求。
本次网络研讨会讲讨论DDR设计中电气规则的特殊性，展示如何使HyperLynx快速进行布线后仿真验证，从而讲信号完整性专家从日常工作解脱出来，专注于更具有挑战性的系统验证工作。
干货十足
如何优化DDR4设计的成本和性能
DDR设计人员通常依赖控制器供应商提供的准则来驱动 PCB 布局，但并不总是能够遵循这些规则。DDR 布局指南还可以推高电路板的制造成本，因为它们往往过于保守。长期以来，专门的 SI 专家一直使用预布局仿真来开发优化自己的布局规则，以优化其针对特定应用的设计裕量和成本，但 SI 专家在大多数组织中都是稀缺资源。
图片归Mentor版权所有
本网络研讨会将讨论可能影响 DDR 设计裕量的不同设计变量，并展示电路板和系统设计人员如何使用 HyperLynx 预布局仿真来开发布局规则，从而优化设计利润并降低成本。
叠层设计
叠层设计是PCB设计的基础，无论是系统的信号完整性还是电源完整性问题都会产生重要影响。将所有叠层参数选择优化都交予PCB生产厂完成的传统做法，越来越不可取了。研讨会中我们将于大家分享如何使用HyperLynx，平衡阻抗，串扰，时延的需求，优化叠层设计。
过孔设计
随着DDR接口吞吐速率的升高，不良设计的过孔对信号质量的影响也日益凸显。在本次研讨会中，我们将介绍如何是用HyperLynx对不同类型过孔进行评估，从而在设计成本和质量之间做到优化权衡。
图片归Mentor版权所有
ACC/CK总线设计
HyperLynx提供了强大的参数扫描功能，通过对各个电路参数的扫描分析，快速优化PCB设计规则。
图片归Mentor版权所有
DQ/DQS 总线设计
对于高速运行的DDR数据总线，HyperLynx的布线前仿真分析功能，能够让你轻松探究电路参数对信号质量的影响，从而到达优化PCB设计规则的目的。
图片归Mentor版权所有
HyperLynx对扫描分析的结果进行自动测量和判决后以HTML报告的形式呈现。
图片归Mentor版权所有
Mentor的HyperLynx DDRx 接口仿真验证方案，以导航向导的方式，引导用户完成接口仿真配置，从而实现一次配置，全接口仿真验证，并将结果以HTML报告的形式呈现给用户，方便阅读，查找和分享。本次研讨会中，我们将针对设计实例，给大家演示HyperLynx在DDR4接口布线前仿真中的应用。
图片归Mentor版权所有
针对DDR接口的PCB设计，Mentor不仅仅提供向导式仿真工具，还提供了基于HyperLynx DRC平台的设计规则检查工具，保证DDR布线能够符合设计规范要求。对于DDR4/DDR5设计中日益严重的电源完整性问题对于信号质量的影响，Mentor也提供了完整的电源完整分析工具和PowerAware仿真解决方案。
图片归Mentor版权所有
立即扫码报名，6月9日线上不见不散！
免责声明：本文内容由21ic获得授权后发布，版权归原作者所有，本平台仅提供信息存储服务。文章仅代表作者个人观点，不代表本平台立场，如有问题，请联系我们，谢谢！
下载文档
