智能微网保护装置新平台技术设计
扫描二维码
随时随地手机看文章
随着电网规模的不断扩大，电力系统也逐步提高了对电能质量和可靠性方面的要求。世界范围内发生了多次影响范围极大的停电事件，暴露出了超大规模电力系统内分布式电源与大电网之间的矛盾。微网的出现可以解决分布式电源并网给大电网带来的问题，平时作为分布式电源与大电网并网运行，但是当故障发生时，微网可以孤岛运行，从有问题的主网上脱离，独立为负荷供电。
智能微网是通过集成的通信体系、高级的分析技术、先进的控制技术来实现的。微网保护应采用广域保护的模式，由中央单元和就地单元两部分组成。在微网主控制室安装的中央单元可以提供全站保护，而在每个开关处安装就地处理单元完成交流量和开关量的采集。
针对智能微网保护方式，大量的数据被采集到中央单元，进行汇总计算，同一时刻的数据必须保证在相同的采样周期得到处理，而不被延迟。复杂的控制原理和保护技术，要求快速响应的通讯机制，都需要有强有力的硬件平台的保障。
针对线路或者变压器的单一对象的传统的保护装置已不能满足广域保护的模式，新一代平台对计算、通讯能力有了更高的要求，同时也提出了对应用不同的小系统方面适用性与易用性的需求。本文提出的系统设计可广泛应用于智能微网保护装置，并具有实际操作性。
1、设计原则
智能微网保护装置的新平台的设计原则如下：
1.1 广域保护方案
在广域保护方案中，主保护为智能微网保护中央单元，完成微网区域内的线路和母线保护。主保护的逻辑计算来源于就地单元上送的数据，并根据计算的结果对就地单元发送控制命令。智能终端主要完成就地开关信息、交流量的采集以及中央单元下发的控制命令的执行。
智能微网的保护模块众多，定值数量大，采集的开关量输入、模拟量输入与开关量输出的数量都远大于一套普通的保护装置，因此对保护中央单元的计算处理能力、通讯传输能力和数据存储能力都提出了高规格的要求。
相对于由多台装置共同完成全套保护功能的方案来说，本文提出了单台8U装置完成全套保护功能的系统设计方案。这样做可以使数据更为集中，效率更高，成本降低的同时也省去组屏和接线的繁复工作，有利于调试和维护工作。
1.2 主处理器选型
主处理器采用Freescale公司45纳米QorIQ系列的P2020，有优异的单线程性能功耗比，适用于网络、电信、军事以及工业市场中的各种应用。该通信处理器具有两个高性能Power Architecture e500内核，每个内核的运行频率为1.33GHz，自带32KBL1缓存、512KBL2缓存，支持32/64位DDR2和DDR3，同时支持纠错码。
P2020的外设丰富，带有4个高达3.125GHz的SerDes、两个PCIExpress接口、两个SerialRapidIO接口、两个 SGMII接口、两个高速USB控制器。作为主保护最核心的部分，此款处理器提供了一个强大的硬件平台，特别适用于通信高度集成与大规模数据处理，为智能微网保护提供充足的资源保障，并且为今后的扩展预留有较大的提升空间。
1.3 数据总线设计
智能微网保护处理的GOOSE与SV数据总量是巨大的，但不同小系统处理的数据量是不同的，需要根据需求来配置不同数量的插件。各个插件采集的数据都通过相同的接口由数据总线上送主处理器处，这就要求该数据总线具有高速、共享、可配置的特性。无论应用于数字化变电站或是传统变电站，数据总线上的智能插件都要求配置灵活，并具有可扩展性。
数据总线由FPGA加上MLVDS的方式构成：FPGA采用Xilinx公司Spartan-6系列的XC6SLX25T芯片，它集成了24051个逻辑单元，936Kbits的RAM块，以及38个DSP48A1单元，内置1路PCI-E硬核；MLVDS芯片采用TI公司的SN65MLVD080芯片，可提供8路半双工的250Mbit的物理通道［3］。
每个插件都配有FPGA和MLVDS芯片，FPGA进行数据编码与解码的工作，SN65MLVD080在总线板上组成的总线方式的物理通道，将主处理器与GOOSE、SV插件的数据相互传输。这样的硬件平台设计使得保护的适应性增强，具有很高的冗余度。
1.4 软硬件可靠性设计
可靠性在软硬件2个方面都有考虑，确保装置的正确运行。软件方面主要是对关键电路与核心器件进行监测，包括：开入、开出返读，电源状态监视，A/D基准判断，内存（RAM）与定制区（EEPROM）的正反码CRC校验等。发现任何问题，都会立即闭锁出口继电器，发出告警信号，并生成事件记录上送。
硬件方面从器件的选择和回路的双重化配置来保障可靠性：所有设计都采用工业级器件，并充分考虑降额应用，降低其发热和功耗，控制元器件的失效率，延长其有效生命周期。采用双电源、双采样等冗余设计，防止关键电路上的失效影响了整体运行，双CPU互为闭锁出口回路减少了单一元器件失效而造成的误动。
下载文档
