电机驱动电路原理你值得了解一下？

下面小编为大家整理了电机驱动电路原理，你值得收藏!

电机驱动电路原理如图 2-1 所示：

图 2-1 中 Header 4X2 为 4 排 2 列插针，FM0~3 为 FPGA 芯片 I/O 输出口，加入的插针给予一个可动的机制，在需要使用时才用跳线帽进行相连，提高 I/O 口的使用效率。

RES5 是五端口排阻，内部集成了 4 个等阻值且一端公共连接的电阻，PIN 1 是公共端，PIN2~5 为排阻的输出端，排阻原理图如图 2-2 所示：

图 2-2

该排阻公共端接电源，即上拉电阻形式，作用是增强 FPGA 芯片 I/O 口(以下简称 I/O 口)的驱动能力，实际上就是增加 I/O 输出高电平时输出电流的大小。当 I/O 输出高电平时，+5V 电源经排阻与 IN1~4 相连，相当于为 I/O 提供一个额外的电流输出源，从而提高驱动能力。当 I/O 输出低电平时，可将 I/O 近似看做接地，而 IN1~4 因与 I/O 由导线直接相连，因此直接接受了 I/O 的低电平输出信号。此时，+5V 电源经排阻 R、I/O 内部电路(电阻近似为零)后接地，因此该路的电流不能大于 I/O 的拉电流(Ii)最大值，有公式 2-1：

由公式 2-2 可以得出排阻的取值范围。

该上拉电阻除了提高驱动能力外，还有一个作用，就是进行电平转换。经查，ULN2003 的接口逻辑为：5V-TTL, 5V-CMOS 逻辑。而在 3.3V 供电的情况下，I/O 口可以提供 3.3V-LVTTL，3.3V-LVCMOS，3.3V-PCI 和 SSTL-3 接口逻辑电平。因此，需要外接 5V 的上拉电阻将 I/O 电平规格变成 5V 电平逻辑。

芯片 ULN2003 内部集成 7 组达林顿管，专门用于提高驱动电流，芯片引脚间逻辑如图 2-3 所示：

由于 I/O 电流远远不足以驱动电机，因此需要外接该芯片驱动电机，ULN2003 内部集成的达林顿管电路如图 2-4 所示。达林顿管的形式具有将弱点信号转化成强电信号的特点，I/O 电平逻辑从 PIN IN 输入，通过达林顿管控制 PIN 9(COMMON)端输入的强电信号按照 I/O 信号规律变化。值得注意的是：ULN2003 输出逻辑将与输入逻辑相反，编程时应该注意该特点。

RES6 是六端口排阻，内部集成了 5 个等阻值且一端公共连接的电阻，PIN 1 是公共端，PIN2~6 为排阻的输出端，原理图与接法说明可参考上述图 2-2，排阻取值范围计算参见公式 2-2，此处不再赘述。值得注意的是：RES6 的 PIN 1 与 PIN 2 相连，是因为多出了一个不使用的电阻，为了避免 PIN 2 悬空，因此将 PIN 2 与 PIN 1(公共端)相连，即 PIN 2 对应的电阻被短路，从而既避免的悬空的引脚，又能使该电阻失效。