CMOS晶体管真有那么难吗?大佬带你看CMOS触发器!

CMOS,一个简单的词汇,却包含了诸多”神奇”之处。对于CMOS,其实很多朋友都是相对比较熟悉的。为增进大家对CMOS的认识,本文将基于两点介绍CMOS;1.CMOS晶体管是什么?2.CMOS触发器的结构与工作原理。如果你对CMOS具有兴趣,不妨继续往下阅读哦.

一、CMOS晶体管

金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由 MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为 CMOS-IC( Complementary MOS Integrated Circuit)。

目前使用最最广泛的晶体管是CMOS晶体管，CMOS晶体管特点是什么?首先CMOS晶体管功耗和抗干扰能力优于同时期的TTL器件，而且速度和TTL器件相当，所以CMOS取代TTL是大势所趋，我们看到目前集成电路上的晶体管还有几乎所有PLD器件都是采用CMOS技术，这一点就说明了CMOS的大行其道。

CMOS数字集成电路是利用NMOS管和PMOS管巧妙组合成的电路，属于一种微功耗的数字集成电路。主要系列有：

1.标准型4000B/4500B系列

该系列是以美国RCA公司的CD4000B系列和CD4500B系列制定的，与美国Motorola公司的MC14000B系列和C14500B系列产品完全兼容。该系列产品的最大特点是工作电源电压范围宽(3～18V)、功耗最小、速度较低、品种多、价格低廉，是目前CMOS集成电路的主要应用产品。

2.74HC–系列

54/74HC–系列是高速CMOS标准逻辑电路系列，具有与74LS – 系列同等的工作度和CMOS集成电路固有的低功耗及电源电压范围宽等特点。74HCxxx是74LSxxx同序号的翻版，型号最后几位数字相同，表示电路的逻辑功能、管脚排列完全兼容，为用74HC替代74LS提供了方便。

3.74AC–系列

该系列又称“先进的CMOS集成电路”，54/74AC 系列具有与74AS系列等同的工作速度和与CMOS集成电路固有的低功耗及电源电压范围宽等特点。

CMOS集成电路的主要特点有：

(1)具有非常低的静态功耗。在电源电压VCC=5V时，中规模集成电路的静态功耗小于100mW。

(2)具有非常高的输入阻抗。正常工作的CMOS集成电路，其输入保护二极管处于反偏状态，直流输入阻抗大于100MΩ。

(3)宽的电源电压范围。CMOS集成电路标准4000B/4500B系列产品的电源电压为3～18V。

(4)扇出能力强。在低频工作时，一个输出端可驱动CMOS器件50个以上输入端。

(5)抗干扰能力强。CMOS集成电路的电压噪声容限可达电源电压值的45%，且高电平和低电平的噪声容限值基本相等。

(6)逻辑摆幅大。CMOS电路在空载时，输出高电平VOH≥VCC-0.05V，输出低电平V0L≤0.05V。

CMOS集成电路的性能特点

微功耗—CMOS电路的单门静态功耗在毫微瓦(nw)数量级。

高噪声容限—CMOS电路的噪声容限一般在40%电源电压以上。 宽工作电压范围—CMOS 电路的电源电压一般为1.5~18伏。 高逻辑摆幅—CMOS 电路输出高、低电平的幅度达到全电"1"为VDD，逻辑“0”为VSS。

高输入阻抗--CMOS电路的输入阻抗大于108Ω一般可达1010Ω。 高扇出能力--CMOS电路的扇出能力大于50。 低输入电容--CMOS电路的输入电容一般不大于5PF。

二、CMOS触发器的结构与工作原理

CMOS D触发器足主-从结构形式的一种边沿触发器,CMOS T型触发器、JK触发器、计数单元、移位单元和各种时序电路都由其组成,因此仪以CMOS D触发器为例进行说明。

上图是用CMOS传输门和反相器构成的D触发器,反相器G1、G2和传输门TG1、TG2组成了主触发器,反相器G3、G4和传输门TG3、TG4组成了从触发器。TG1和TG3分别为主触发器和从触发器的输入控制门。反相器G5、G6对时钟输入信号CP进行反相及缓冲,其输出CP和CP′作为传输门的控制信号。根据CMOS传输门的工作原理和图中控制信号的极性标注可知,当传输门TG1、TG4导通时,TG2、TG3截止;反之,当TG1、TG4截止时,TG2、TG3导通。

当CP′=0,CP′=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q′=D,Q′=D,但这时主触发器尚未形成反馈连接,不能自行保持。Q′、Q′跟随D端的状态变化;同时,由于TG3截止,TG4导通,所以从触发器形成反馈连接,维持原状态不变,而且它与主触发器的联系被TG3切断。

当CP′的上升沿到达(即CP′跳变为1,CP′下降为0)时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q′、Q′在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=Q′=D(CP上升沿到达时D的状态),而Q=Q′=D。

在CP′=1,CP′=0期间,Q=Q′=D,Q=Q′=D的状态一直不会改变,直到CP′下降沿到达时(即CP′跳变为0,CP′跳变为1),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。

可见,这种触发器的动作特点是输出端的状态转换发生在CP′的上升沿,而且触发器所保持的状态仅仅取决于CP′上升沿到达时的输入状态。正因为触发器输出端状态的转换发生在CP′的上升沿(即CP的上升沿),所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(下降沿为无效沿)。若将四个传输门的控制信号CP′和CP′极性都换成相反的状态,则CP下降沿为有效沿,而上升沿为无效沿。

以上便是此次小编带来的”CMOS”相关内容，通过本文，希望大家对CMOS晶体管和CMOS触发器具备一定的了解。如果你喜欢本文，不妨持续关注我们网站哦，小编将于后期带来更多精彩内容。最后，十分感谢大家的阅读，have a nice day!