封装工艺流程

在半导体产业里，每数年就会出现一次小型技术革命，每10~20年就会出现大结构转变的技术革命。而今天，为半导体产业所带来的革命，并非一定是将制程技术推向更细微化与再缩小裸晶尺寸的技术，还可能是在封装技术的变革。

从2016年开始，全球的半导体技术论坛、各研讨会几乎都脱离不了讨论FOWLP (Fan Out Wafer Level Package，扇出型封装)这项议题。 FOWLP为整个半导体产业带来如此大的冲击性，莫过于扭转了未来在封装产业上的结构，影响了整个封装产业的制程、设备与相关的材料，也将过去前后段鲜明区别的制程融合在一起。

FOWLP ，其采取拉线出来的方式，成本相对便宜;FOWLP可以让多种不同裸晶，做成像WLP制程一般埋进去，等于减一层封装，假设放置多颗裸晶，等于省了多层封装，有助于降低客户成本。

它和WLP的Fan In有着明显差异性，最大的特点是在相同的芯片尺寸下，可以做到范围更广的重分布层(Redistribution Layer)。基于这样的变化，芯片的脚数也就将会变得更多，使得未来在采用这样技术下所生产的芯片，其功能性将会更加强大， 并且将更多的功能整合到单芯片之中，同时也达到了无载板封装、薄型化以及低成本化等的优点。

FOWLP技术原理

在晶圆的制程中，从半导体裸晶的端点上，拉出所需的电路到重分布层(Redistribution Layer)，进而形成封装。 在这样的基础上就不需要封装载板，更不用打线(Wire)以及凸块(Bump)，进而得以降低30%的生产成本，以及减少芯片的厚度。下面基本上就是FOWLP封装技术的简略示意图。

在芯片中的重分布层会因为缩短电路的长度，使得电气信号大幅度的提高。 相较于WLCSP的半导体芯片面积和封装面积，FOWLP技术下的芯片的面积比原本封装后面积小很多。

因此，可以完成更多脚位设计，或是大大减少封装后半导体芯片的面积，达到小型化芯片的需求。使得原本需要数颗生产成本较高的直通硅晶穿孔(TSV：Through-Silicon Via)，进化到能将不同的组件透过封装技术整合在一起，并且小型化的SiP(System in Package)封装技术。

为了形成重分布层，必须将封装制程导入晶圆的前段制程，因此也打破了固有前段制程与后段制程藩篱，这对于芯片生产者来说如何完成到一贯性的制程技术(Full Turnkey)就显得相当重要。 在此之下，封装代工业者以及封装载板材料业者或许就会出现是否能继续存活下去的关键问题。 因此，对于未来的半导体世界来说，决胜手段已不是仅仅只是在5nm、3nm制程细微化的能力，而是已经延伸到前后段一贯性的制程技术。

FOWLP工艺流程

1.晶圆的制备及切割– 将晶圆放入划片胶带中，切割成各个单元准备金属载板– 清洁载板及清除一切污染物

2.层压粘合– 通过压力来激化粘合膜

3.重组晶圆– 将芯片从晶圆拾取及放置在金属载板上

4.制模– 以制模复合物密封载板

5.移走载板– 从载板上移走已成型的重建芯片

6.排列及重新布线– 在再分布层上(RDL)，提供金属化工艺制造 I/O 接口

7.晶圆凸块– 在I/O外连接口形成凸块

8. 切割成各个单元– 将已成型的塑封体切割

FOWLP技术优势

简单来说，FOWLP是一种把来自于异质制程的多颗晶粒结合到一个紧凑封装中的新方法。它与传统的矽载板(Silicon Interposer)运作方式不同。

而FOWLP主要的特色与优势在于：

1.不残留矽晶圆

虽然FOWLP通常需要利用矽晶圆作为载体，但矽晶圆不会留在封装中。晶粒到晶粒以及晶粒到球闸阵列封装(BGA)的连接性是直接透过封装的重布层(RDL)来实现的。

2.成本较低

FOWLP不需要中介层或插入矽穿孔(TSV)，因此成本较低。而且，还不必担心TSV对电气特性带来的负面效应。

3. 属无基板封装

FOWLP是一种无基板(Substrate-less)的封装方式，所以其垂直高度较低。此外，缩短与散热片之间的距离，也较不用担心热冲击。

4. 实现POP设计

归功于免除了基板与中介层而取得的薄型化优势，FOWLP能提供额外的垂直空间让更多的元件可以向上堆叠。这是透过矽穿封装孔(TPV)来达成的，并能进一步实现层叠封装(POP)设计。与TSV不同，TPV比较像传统使用的通孔(Via)，因此较不用担忧良率与可靠性。当要在封装中整合第三方DRAM时，此作法特别有用。

FOWLP面临的挑战

虽然FOWLP可满足更多I/O数量之需求。然而，如果要大量应用FOWLP技术，首先必须克服以下之各种挑战问题：

1.焊接点的热机械行为

因FOWLP的结构与BGA构装相似，所以FOWLP焊接点的热机械行为与BGA构装相同，FOWLP中焊球的关键位置在硅晶片面积的下方，其最大热膨胀系数不匹配点会发生在硅晶片与PCB之间。

2.晶片位置之精确度

在重新建构晶圆时，必须要维持晶片从持取及放置(Pick and Place)于载具上的位置不发生偏移，甚至在铸模作业时，也不可发生偏移。因为介电层开口，导线重新分布层(Redistribution Layer; RDL)与焊锡开口(Solder Opening)制作，皆使用黄光微影技术，光罩对準晶圆及曝光都是一次性，所以对于晶片位置之精确度要求非常高。

3.晶圆的翘曲行为

人工重新建构晶圆的翘曲(Warpage)行为，也是一项重大挑战，因为重新建构晶圆含有塑胶、硅及金属材料，其硅与胶体之比例在X、Y、Z三方向不同，铸模在加热及冷却时之热涨冷缩会影响晶圆的翘曲行为。

4.胶体的剥落现象

在常压时被胶体及其他聚合物所吸收的水份，在经过220~260℃迴焊(Reflow)时，水份会瞬间气化，进而产生高的内部蒸气压，如果胶体组成不良，则易有胶体剥落之现象产生。

此外，市场的发展也给FOWLP封装技术带来了一定的挑战。

根据麦姆斯咨询的一份报告显示，尽管扇入型封装技术的增长步伐到目前为止还很稳定，但是全球半导体市场的转变，以及未来应用不确定性因素的增长，将不可避免的影响扇入型封装技术的未来前景。

随着智能手机出货量增长从 2013 年的 35% 下降至 2016 年的8%，预计到 2020 年这一数字将进一步下降至 6%，智能手机市场引领的扇入型封装技术应用正日趋饱和。尽管预期的高增长并不乐观，但是智能手机仍是半导体产业发展的主要驱动力，预计 2020 年智能手机的出货量将达 20 亿部。

FOWLP技术厂家

在琳琅满目的新技术中，扇出型晶圆级封装运作了近10年之后，现在已成为移动市场的首选。第一代扇出型封装是采用英飞凌(Infineon)的嵌入式晶圆级球闸阵列(eWLB)技术，此为2009年由飞思卡尔(Freescale，现为恩智浦)所推出。但是，集成扇出型封装(InFO)在此之前就只有台积电能够生产!

一些封测厂正在开发下一波高端智能手机的高密度扇出封装，尽管一些新的、有竞争力的技术正开始在市场上涌现，安靠、日月光、星科金朋等公司却仍在销售传统的低密度扇出封装。低密度扇出，有时也称为标准密度扇出，是整个扇出市场的两大主要类别之一，另一种则是高密度扇出。

根据日月光的定义，针对移动、物联网及其相关应用，低(或标准)密度的扇出被定义为不到500个输入/输出、以及超过8微米的线宽和间距的封装，而线宽和间距指的是金线或金属轨迹的宽度，以及封装产品中轨迹之间的间距。

针对中高端应用，高密度的扇出有超过500个输入/输出和不到8微米的线宽/间距。台积电的InFo(集成扇出封装)技术是最引人注目的高密度扇出的例子，它被采用到苹果最新的iphone中。其他的封测厂也在竞相追逐高密度的扇出市场。

值得一提的是，除去以上10家能提供扇出晶圆及封装的公司，全球第二大晶圆代工厂三星，也在大力研发FOWLP技术。

此前，三星对FOWLP技术的态度是较为消极的，因为三星对其所拥有的层迭封装技术(PoP;Package on Package)比较自信。但因台积电掌握扇出型封装而夺得苹果A10处理器大单后，三星对FOWLP技术的态度有了很大改观，并积极研发。

在最近的统计中，有些供应商正在出货或准备出货至少6个或更多不同的低密度扇出技术类型。Yole Développement的分析师Jérôme Azemar说，“从长期来看，这些众多的封装类型没有太多的生长空间，很可能其中一些会消失，或者只是变得越来越相似，尽管他们的名字不同。”

FOWLP市场规模

饱受众人所注目的FOWLP封装技术，虽然得以大幅度简化过去需要复杂制程的封装工程，但是，在硅晶圆部分(前段制程)，还是必须利用溅镀以及曝光来完成重分布层。

到今天为止，在先进的封装制程技术上无论是从覆晶封装(Flip Chip)，还是2.5D/3D领域的直通硅晶穿孔技术，制作困难度都不断的增加，投入成本也一直在增加，因此如果想直接跨入FOWLP封装技术领域，实在很难期望一步就能够达成。

不过虽然如此困难，但各大半导体业者仍旧持续投入大量的研发成本，为的就是期望能早一日进入这一个先进的封装世界。 尤其在台积电在利用FOWLP这个封装技术拿下了APPLE所有iPhone 7的A10处理器而受到注目之后，相信未来并不是只有APPLE，而是所有新一代的处理器都将会导入FOWLP这一个封装制程。

根据市场调查公司的研究，到了2020年将会有超过5亿颗的新一代处理器采用FOWLP封装制程技术，并且在未来，每一部智能型手机内将会使用超过10颗以上采用FOWLP封装制程技术生产的芯片。研究机构Yole认为，在苹果和台积电的引领下，扇出型封装市场潜力巨大。

市场调查公司相信，在未来数年之内，利用FOWLP封装制程技术生产的芯片，每年将会以32%的年成长率持续扩大其市场占有，到达2023年时，FOWLP封装制程技术市场规模相信会超过55亿美元的市场规模，并且将会为相关的半导体设备以及材料领域带来22亿美元以上的市场潜力。