电路设计的基本流程

电子电路设计基本流程

1、先分析所要实现的功能，并对其功能进行归类整合，明确输入变量、输出变量和中间变量。

2、提出电路的功能要求，明确各功能块的功能及其相互间的连接关系，并作框图设计。

3、确定或者设计各单元电路，确定其中的主要器件，给出单元电路图。

4、整合各单元电路，规范设计统一的供电电路即电源电路，并做好级联的设计。

5、设计详尽电路全图，确定全部元器件并给出需用元器件清单。

6、根据元器件和电路设计印制电路板图，并给出相应的元器件分布图、接线图等。如果是整机的，一般还要提供整机结构图。

7、实现工艺比较复杂以及有特殊工艺要求的，需要给出工艺要求说明，或者给出工艺设计报告。

8、进行业余设计或者属于单体实验开发类的电路设计时，还要经过调试与测试。并给出实验与测试的结果。

9、写出设计说明书或者设计报告。

集成电路设计流程

1、电路设计

依据电路功能完成电路的设计。

2、前仿真

电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。

3、版图设计(Layout)

依据所设计的电路画版图。一般使用Cadence软件。

4、后仿真

对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。

5、后续处理

将版图文件生成GDSII文件交予Foundry流片。

一、 电子电路的设计基本步骤：

1、 明确设计任务要求：

充分了解设计任务的具体要求如性能指标、内容及要求，明确设计任务。

2、 方案选择：

根据掌握的知识和资料，针对设计提出的任务、要求和条件，设计合理、可靠、经济、可行的设计框架，对其优缺点进行分析，做到心中有数。

3、 根据设计框架进行电路单元设计、参数计算和器件选择：

具体设计时可以模仿成熟的电路进行改进和创新，注意信号之间的关系和限制;接着根据电路工作原理和分析方法，进行参数的估计与计算;器件选择时，元器件的工作、电压、频率和功耗等参数应满足电路指标要求，元器件的极限参数必须留有足够的裕量，一般应大于额定值的1.5倍，电阻和电容的参数应选择计算值附近的标称值。

4、 电路原理图的绘制：

电路原理图是组装、焊接、调试和检修的依据，绘制电路图时布局必须合理、排列均匀、清晰、便于看图、有利于读图;信号的流向一般从输入端或信号源画起，由左至右或由上至下按信号的流向依次画出务单元电路，反馈通路的信号流向则与此相反;图形符号和标准，并加适当的标注;连线应为直线，并且交叉和折弯应最少，互相连通的交叉处用圆点表示，地线用接地符号表示。

二、 电子电路的组装

电路组装通常采用通用印刷电路板焊接和实验箱上插接两种方式，不管哪种方式，都要注意：

1. 集成电路：

认清方向，找准第一脚，不要倒插，所有IC的插入方向一般应保持一致，管脚不能弯曲折断;

2. 元器件的装插：

去除元件管脚上的氧化层，根据电路图确定器件的位置，并按信号的流向依次将元器件顺序连接;

3. 导线的选用与连接：

导线直径应与过孔(或插孔)相当，过大过细均不好;为检查电路方便，要根据不同用途，选择不同颜色的导线，一般习惯是正电源用红线，负电源用蓝线，地线用黑线，信号线用其它颜色的线;连接用的导线要求紧贴板上，焊接或接触良好，连接线不允许跨越IC或其他器件，尽量做到横平竖直，便于查线和更换器件，但高频电路部分的连线应尽量短;电路之间要有公共地。

4. 在电路的输入、输出端和其测试端应预留测试空间和接线柱，以方便测量调试;

5. 布局合理和组装正确的电路，不仅电路整齐美观，而且能提高电路工作的可靠性，便于检查和排队故障。

三、 电子电路调试

实验和调试常用的仪器有：万用表、稳压电源、示波器、信号发生器等。调试的主要步骤。

1. 调试前不加电源的检查

对照电路图和实际线路检查连线是否正确，包括错接、少接、多接等;用万用表电阻档检查焊接和接插是否良好;元器件引脚之间有无短路，连接处有无接触不良，二极管、三极管、集成电路和电解电容的极性是否正确;电源供电包括极性、信号源连线是否正确;电源端对地是否存在短路(用万用表测量电阻)。

若电路经过上述检查，确认无误后，可转入静态检测与调试。

2. 静态检测与调试

断开信号源，把经过准确测量的电源接入电路，用万用表电压档监测电源电压，观察有无异常现象：如冒烟、异常气味、手摸元器件发烫，电源短路等，如发现异常情况，立即切断电源，排除故障;

如无异常情况，分别测量各关键点直流电压，如静态工作点、数字电路各输入端和输出端的高、低电平值及逻辑关系、放大电路输入、输出端直流电压等是否在正常工作状态下，如不符，则调整电路元器件参数、更换元器件等，使电路最终工作在合适的工作状态;

对于放大电路还要用示波器观察是否有自激发生。

3. 动态检测与调试

动态调试是在静态调试的基础上进行的，调试的方法地在电路的输入端加上所需的信号源，并循着信号的注射逐级检测各有关点的波形、参数和性能指标是否满足设计要求，如必要，要对电路参数作进一步调整。发现问题，要设法找出原因，排除故障，继续进行。(详见检查故障的一般方法)

4. 调试注意事项

(1)正确使用测量仪器的接地端，仪器的接地端与电路的接地端要可靠连接;

(2)在信号较弱的输入端，尽可能使用屏蔽线连线，屏蔽线的外屏蔽层要接到公共地线上，在频率较高时要设法隔离连接线分布电容的影响，例如用示波器测量时应该使用示波器探头连接，以减少分布电容的影响。

(3)测量电压所用仪器的输入阻抗必须远大于被测处的等效阻抗。

(4)测量仪器的带宽必须大于被测量电路的带宽。

(5)正确选择测量点和测量

(6)认真观察记录实验过程，包括条件、现象、数据、波形、相位等。

(7)出现故障时要认真查找原因。

四、 电子电路故障检查的一般方法

对于新设计组装的电路来说，常见的故障原因有：

(1)实验电路与设计的原理图不符;元件使用不当或损坏;

(2)设计的电路本身就存在某些严重缺点，不能满足技术要求，连线发生短路和开路;

(3)焊点虚焊，接插件接触不良，可变电阻器等接触不良;

(4)电源电压不合要求，性能差;

(5)仪器作用不当;

(6)接地处理不当;

(7)相互干扰引起的故障等。

检查故障的一般方法有：直接观察法、静态检查法、信号寻迹法、对比法、部件替换法旁路法、短路法、断路法、暴露法等，下面主要介绍以下几种：

1. 直接观察法和信号检查法：与前面介绍的调试前的直观检查和静态检查相似，只是更有目标针对性。

2. 信号寻迹法：在输入端直接输入一定幅值、频率的信号，用示波器由前级到后级逐级观察波形及幅值，如哪一级异常，则故障就在该级;对于各种复杂的电路，也可将各单元电路前后级断开，分别在各单元输入端加入适当信号，检查输出端的输出是否满足设计要求。

3. 对比法：将存在问题的电路参数与工作状态和相同的正常电路中的参数(或理论分析和仿真分析的电流、电压、波形等参数)进行比对，判断故障点，找出原因。

4. 部件替换法：用同型号的好器件替换可能存在故障的部件。

5. 加速暴露法：有时故障不明显，或时有时无，或要较长时间才能出现，可采用加速暴露法，如敲击元件或电路板检查接触不良、虚焊等，用加热的方法检查热稳定性差等等。

五、 电子电路设计性实验报告

设计性实验报告主要包括以下几点：

1. 课题名称

2. 内容摘要

3. 设计内容及要求

4. 比较和选择的设计方案

5. 单元电路设计、参数计算和器件选择

6. 画出完整的电路图。并说明电路的工作原理

7. 组装调试的内容，如使用的主要仪器和仪表、调试电路的方法和技巧、测试的数据和波形并与计算结果进行比较分析、调试中出现的故障、原因及排除方法

8. 总结设计电路的特点和方案的优缺点，指出课题的核心及实用价值，提出改进意见和展望

9. 列出元器件清单

10. 列出参考文献

11. 收获、体会

实际撰写时可根据具有情况作适当调整。

六、 电子电路干扰的抑制

1. 干扰源

电子电路工作时，往往在有用信号之外还存在一些令人头痛的干扰源，有的产生于电子电路内部，有的产生于外部。外部的干扰主要有：高频电器产生的高频干扰、电源产生的工频干扰、无线电波的干扰;内部的干扰主要有：交流声、不同信号之间的互相感应、调制，寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振荡。

2. 降低内部干扰的措施

(1) 元器件布局： 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分(如继电器，大电流开关等)这三部分合理地分开，使相互间的信号耦合为最小。

(2) 电源线设计：根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

(3) 地线设计：在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题(详细方法见下节接地)。

(4) 退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：

电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。

原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙 不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。

对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片 的电源线和地线之间直接接入退藕电容。

电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：

在印制板中有接触器、继电器、 按钮等元件时.操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。

CMOS的输入阻抗很高， 且易受感应，因此在使用时对不用端要接地或接正电源。

3. 降低外部干扰的措施有：

(1) 远离干扰源或进行屏蔽处理;

(2) 运用滤波器降低外界干扰。

七、 接地

接地分安全接地、工作接地，这里所谈的是工作接地，设计接地点就是要尽可能减少各支路电流之间的相互耦合干扰，主要方法有：单点接地、串联接地、平面接地。在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点：

1. 正确选择单点接地与多点接地

在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

2.将数字电路与模拟电路分开

电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

3. 尽量加粗接地线

若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗。

4. 将接地线构成闭环路

设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力