话音叠加中实时混音算法的FPGA实现

引 言

话音叠加在数字话音通信、多媒体会议系统中被广泛运用，通过将多路数字话音信号叠加处理，再发送到指定的话音通路，形成一对多，多对一的话音传输路径。模拟的声音信号经过抽样、量化后得到的数字信号仍然是连续平滑的波形信号，量化后的数字话音叠加等效于模拟话音的叠加

最常用的话音叠加算法是平均算法（Average Audio Mixing Algorithm），其基本原理是将需叠加的多路数字话音信号进行带符号的加法运算。再按叠加的话音路数对叠加的数字话音信号进行右移位降幅处理，在保持数字话音频率特性的同时将话音振幅降到叠加前

这种算法简单易行，在叠加路数不高的条件下话音质量清晰可辨。缺点是当叠加的话音路数增加时，每个单路话音的衰减也会相应增加，从而导致单路声音变小，降低可辨别性导致叠加后话音忽大忽小甚至声音的断续。因此，采用平均算法不适用于多路数话音叠加的情况

1 项目需求

目前的某应用中，最多需实现 64 路数字话音的交换，同时实现一定路数的话音叠加。话音交换需设计 64×64 的话音交换矩阵，即输入话音为 64 路，每路 8 bit；输出话音为 64 路每路 8 bit。由 CPU 控制将话音交换矩阵输入的固定路话音送到交换矩阵的固定路端口输出

话音叠加由 CPU 控制，即由 CPU 确定 64 路话音中的某路叠加，叠加后与某路话音交换输出。目前项目设计中实现的话音叠加是五路话音叠加。其实现流程如图1 所示。可以看出数字话音信号在话音叠加模块中只进行简单的加法运算，再对叠加后的话音信号进行幅度判断，如果超出了输出范围就以幅度的最大值或最小值输出

这种话音叠加方式简单易实现，在叠加路数少、单路话音信息量不大的情况下话音质量清晰可辨，因此在目前工作中均采用此种叠加方式。但这种结构的话音叠加方式不适用叠加路数较多的情况。因为语音信号中低强度信号比高强度信号出现的几率高，因此在叠加路数不大的情况下进行简单的加法叠加后，削峰处理对话音质量影响不大。但随着叠加话音路数增加，叠加后的高强度信号出现的几率也会大大增加，如果采用简单的削峰处理必然影响通话质量

目前数字话音信号处理中的话音叠加模块能满足功能要求，且结构简单易实现。但放眼未来，有必要优化话音叠加模块的功能。在保证话音质量的前提下提高叠加话音路数

2 叠加算法基本原理

话音叠加处理的难点在于叠加后语音信号的溢出，随着叠加话音路数的增加，发生溢出的频率不断增加，引起的噪音过大从而最终导致混音后信号质量下降无法识别。采用加权系数可以保证在高强度话音质量的条件下有效降低其峰值避免信号溢出。这也是话音叠加算法中常用的方式。但采用加权算法时需要注意以下两点

(1) 加权系数不能恒定不变

常用的平均算法是一种典型的加权系数恒定的算法。当叠加话音路数值较小时，这种处理方式对解决高强度信号溢出效果较好，但如果叠加话音路数较多时，叠加后话音音量降低到原来的 1/M，导致各路话音的衰减较大，使传出声音较小。当叠加话音路数 M 值变化时，也会导致声音忽大忽小影响话音质量

(2) 加权系数不能选择时间函数

如果加权系数是包含时间的函数，会导致叠加后输出的话音音量随时间的变化而进行不同比例的缩放，从而使叠加加权处理后的话音输出音量不确定，处理后的声音大小随机变化，无法满足设计要求。因此，一个合理加权算法的加权因子不应该恒定不变，也不能包含时间的函数。

3 不均匀波形收缩话音叠加算法

不均匀波形收缩话音叠加算法是一种较新的算法，能满足10 路以上甚至更高路数话音叠加的需要。采用分段收缩规则，对线性叠加后的采样数值进行收缩以保证数值不溢出，低强度信号采用较大的权重以确保信号的可识别性。而高强度信号采用较小的权重以确保得到相应的收缩比例。

首先对需要收缩的叠加信号进行值域划分，将其划分为

若干段，每段长为 2n－1

，这样依次划分的范围为 [0，2n－1]，（2n－1， 2×2n －1]，（2×2n －1，3×2n －1]，…，（（m －1）×2n －1，m×2n －1]，…，区间划分的段数可以视具体情况而定，值域越大，对应信号幅度越大，相应出现的几率越小。

话音叠加因子与时间 t、叠加的话音路数无关。虽然话音叠加因子不能表示为常数，但经过推断，可以得到一个简单的映射关系。假设叠加后的数字话音信号为 a（t），话音叠加加权处理后的输出为 b（t），则可以得到表达式（1）：

其中：sgn（）是符号函数，mod 是取余操作=）|/2Q － 值得注意的是，为了便于运算k一般取值为2的整数次幂这里取值为16Q 取值为16

4 叠加算法的 FPGA 实现

话音叠加算法可以依据现有的模型采用FPGA 来实现这里确定的输入话音路数为 10 路，每路话音信号输入为 16位有正负的数字采样信号。首先对这 10路话音信号进行累加，再去绝对值，通过前面的分析可知，对累加的结果取决对值后进行值域的划分。将值域划分为 5段，范围依次为：[025]，（25，2×25]，（2×25，3×25]，（3×25，4×25]，（4×25+ ∞），叠加的数字话音信号幅度越大出现的几率越小，在 10路话音信号叠加情况下划分的值域只需要取 5 段就可以保证话音质量。当然如果叠加话音路数继续增加，也可以视具体情况将划分的值域范围扩大。

式（2）对于确定的 K，nj nj n 和叠加路数而言为常数，因此可以通过计算得到相应的映射关系，建立查表模型。其对应关系见表 1 所示。

采用 FPGA 实现 10 路话音叠加模块程序查表，同时优化结构，多采用移位和加法计算，无需乘除法运算，更有利于硬件实现。

5 结 语

叠加后的数字话音幅度随机变化，在本方案中，根据高幅度信号出现的几率远比低幅度信号小这一规律，采用与时间和话音叠加路数无关的混音权重，混音效果理想，声音自然流畅清晰，噪音小。叠加后的话音比原来话音要稍微小一点，但不影响话音质量。当然 k 的取值也会影响话音质量和识别，在以后的工作中还要继续摸索 k 值与话音质量和混音路数的关系。同时考虑建立标准话音叠加的 FPGA 处理模块，通过仿真和上板调试确定多路话音叠加的最佳模型。在将来的工作中可大大提高工作效率，并为高路数话音叠加的 DSP 等多种处理器实现做好技术积累。