[导读]▼点击下方名片，关注公众号▼欢迎关注【玩转单片机与嵌入式】公众号，回复关键字获取更多免费资料。回复【加群】，限时免费进入知识共享群；回复【3D封装库】，常用元器件的3D封装库；回复【电容】，获取电容、元器件选型相关的内容；回复【阻抗匹配】，获取电磁兼容性、阻抗匹配相关的资料回复【...
欢迎关注【玩转单片机与嵌入式】公众号，回复关键字获取更多免费资料。
回复【加群】，限时免费进入知识共享群；
回复【3D封装库】，常用元器件的3D封装库；
回复【电容】，获取电容、元器件选型相关的内容；
回复【阻抗匹配】，获取电磁兼容性、阻抗匹配相关的资料
回复【资料】，获取全部电子设计、单片机开发相关的资料
回复【终端电阻】，获取CAN终端电阻相关的资料
回复【单片机】，获取单片机全套视频教程和参考设计
回复【STM32】，获取STM32相关设计和视频教程
回复【PCB】，获取PCB设计相关的资料
回复【硬件知识】、【硬件设计】，获取硬件开发工程必备手册
回复【经典电路】，获取5000个经典电路
回复【论文】，获取毕业设计、电子竞赛、学术专业等相关论文资料
…………
欢迎关注【玩转单片机与嵌入式】公众号，本公众号会以连载的形式对电容进行深入讲解，欢迎持续关注。
上拉和下拉电阻的作用概括如下：
1
提高电压准位
当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值；OC门电路必须加上拉电阻，以提高输出的高电平值。
2
加大输出引脚的驱动能力
有的单片机引脚上也常使用上拉电阻。
3
N/A引脚（没有连接的引脚）防静电、防干扰
在CMOS芯片上，为了防止静电造成损坏，不用的引脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。同时引脚悬空就比较容易接收外界的电磁干扰。
4
电阻匹配
抑制反射波干扰，长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻使电阻匹配，能有效的抑制反射波干扰。
5
预设空间状态/默认电位
在一些CMOS输入端接上拉或下拉电阻是为了预设默认电位。当不用这些引脚时，这些输入端下拉接低电平或上拉接高电平。在I2C等总线上空闲时的状态是由上下拉电阻获得的。
6
提高芯片输入信号的噪声容限
输入端如果是高阻状态，或高阻抗输入端处于悬空状态，此时需要加上拉或下拉电阻，以免受到随机电平的影响，进而影响电路工作。同样，如果输出端处于被动状态，需要加上拉或下拉电阻，如输出端仅仅是一个三极管的集电极，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
在BJT晶体三极管的基极端，上拉电阻和下拉电阻也起着至关重要的作用。在三极管的电路应用中，串接在基极上的电阻起限制基级电流的作用，如下图中的R2所示，
如下图中的R5所示，上拉电阻使三极管基极的输入电平在默认情况下是高电平输入，当CPU有低电平信号输出时，外围电路响应，下拉电阻使晶体管的基极输入在默认情况下拉到低电平，如下图中的R6所示。
End
本站声明： 本文章由作者或相关机构授权发布，目的在于传递更多信息，并不代表本站赞同其观点，本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者，如若文章内容侵犯您的权益，请及时联系本站删除（ 邮箱：macysun@21ic.com ）。
下载文档
