• MPEG4音、视频编码芯片IME6400及其应用

    MPEG4音、视频编码芯片IME6400及其应用

     摘要:IME6400是韩国INTiME公司开发的、可支持MPEG4高分辨率实时视频编码的集成电路芯片。文中介绍了IEM6400芯片的性能特点,给出了利用该芯片设计基于嵌入式PC内核的数字视频监控系统的具体方法。     关键词:MPEG4;IME6400;嵌入式系统;编码器 1 概述 MPEG4是运动图像专家组(Moving Picture Expert Group)标准系列中的一员,是国际标准化组织为多媒体通信制定的一种解决方案。MPEG4的主要特点是对图像中的内容进行编码。它比MPEG2编码具有更多的优点。为此,韩国INTiME公司推出可支持MPEG4标准编码方案的集成电路芯片IME6400,从而引发人们开始研究利用该集成电路来提升监控系统的速度和性能。本文结合IME6400在嵌入式系统下的应用对该芯片进行了简要介绍。2 IME6400的性能特点 IME6400是一片采用240脚PQFP封装的多通道数字音、视频编码系统级芯片,该芯片可以支持MPEG4/2/1视频压缩编码标准;同时支持I、P和B帧压缩。其图像大小可以编程设定,最大尺寸可达2048×2048;码率可以支持固定和可变码率压缩,并且支持动态检测。 IME6400可支持48/44.1/ 32/ 24/ 22.05/ 16kHz音频采样。它的同步串行接口为可选的外部音频DSP。而外部接口则用32-Bit来同步DRAM总线接口和8/16Bit的外部HOST接口。另外?IME6400需要27MHz的外部时钟。 3 IME6400主要引脚功能 3.1 SDRAM引脚 IME6400中的SDRAM接口能支持32bit同步DRAM总线接口。根据不同的需要可选用4Mbits到64Mbits不同大小的SDRAM。当需支持高分辨率、MPEG4编码时,其最小的SDRAM大小应为32Mbits。SDRAM接口的主要引脚功能如下: DD[31:0]:SDRAM数据总线。 DA[14:0]:SDRAM地址总线,其中DA[14:13]和SDRAM的BANK[1:0]连接。 DNWE:SDRAM的写使能信号端,低有效。 DNCS:SDRAM的片选信号,低有效。 DQM:SDRAM数据的输入/输出mask使能。 NRAS:SDRAM行地址选通端,低有效。 NCAS:SDRAM列地址选通端,低有效。 CKE:时钟使能信号端,高有效。 CKO:外部的SDRAM时钟输出端。从SDRAM读写数据时应从它的上升沿采样。 3.2 视频信号引脚 IME6400芯片可对CCIR-601接口的数字视频信号进行编码。对于从摄像头或者播放设备来的模拟视频信号,则需要先进行A/D采样,以将其变成所需要的信号格式。视频信号接口引脚的功能描述如下: VD[15:0]:数字YUV信号输入端。 VSYNC:垂直同步信号,它的活动极性是可以编程设定的,默认为高有效。 HSYNC:水平同步信号,高有效。 DVALID:视频信号有效指示端。当其为低时,表示视频数据无效;而当其为高时,表示输入视频数据有效。 PCLK:点时钟输入,输入的视频数据在时钟的上升沿被采样。这个时钟应当由外部的视频A/D芯片提供。因为IME6400只支持16bits视频接口,所以应当提供13.5MHz的时钟频率。 FIELD:奇偶指示端。 3.3 静态内存引脚 由于IME6400是基于一个CPU的内核,所以上电初始化必须从ROM启动。IME6400的启动有两种方式,一种是通过内部ROM,一种是通过静态内存接口外接ROM来引导。推荐使用外接ROM来引导IME6400的初始化。这个接口的引脚功能如下: ADR[16:0]:静态内存地址总线。 DATA[7:0]:静态内存数据总线。 NRST:主芯片复位信号,低有效。 MCLK:主芯片时钟输入端,不同的频率对应不同的分辨率,当其接高分辨时,应接27MHz时钟,此时图像尺寸可以为640×480、720×480、768×576等,帧率为25~30帧/秒。 RADR[1:0]:ROM低地址信号。 RNOE:ROM数据输出使能信号端,低有效。 EXTBOOT:该端接低时?芯片从内部ROM引导启动;接高时?芯片从外部ROM引导启动。 SNOE:SRAM数据输出使能信号端,低有效。 SNWE:SRAN数据写使能信号端,低有效。 GPIO[7:0]:可编程引脚。 3.4 I2C接口引脚 IME6400可以作为I2C的主设备来对视频A/D芯片的内部寄存器进行配置以管理视频A/D芯片。I2C接口引脚功能如下: IICSDA:I2C串行数据端。 IICSCL:I2C串行时钟输出端。 3.5 外部HOST接口引脚 这个接口引脚功能如下: MODE[1:0]:外部HOST接口模式选择端?具体选择方式如表1所列。有四种模式可供选择,本文设计的系统选用同步BURST模式1。表1 外部HOST接口模式选择表 模   式 MODE[1:0] CPU 同步BURST模式0 00 PLX9050/9080 同步BURST模式1 01 MPC850/860 同步BURST模式2 10 CYPRESS EZ-USB 异步SINGLE模式 11 INTEL MCU BW:外部HOST接口总线宽度设定端,接低时,HOST接口适应16bits;接高时,HOST接口适应8bits宽度。 HD[15:0]:外部HOST接口数据总线。 HA[4:0]:外部HOST接口地址总线。 NCS:IME6400的片选信号端,低有效。 ADS:外部HOST地址选通信号,低有效。 NRD:外部HOST数据读选通信号,低有效。 NWR:外部HOST数据写选通信号端,低有效。 FRD:外部HOST数据快速读选通信号端,低有效。 USEOCK:用于指示外部HOST接口使用的时钟源。该脚接低时,表示使用内部时钟,接高时,则表示用外部时钟。 HCLK:外部HOST接口时钟输出端。 NFULL:Bit 流FIFO状态信号端。当FIFO是Half-full或者Full时,此引脚输出高电平。 READY:当接口模式是同步模式时,此引脚可用来指示数据准备状态。 3.6 音频编解码引脚 这个接口引脚的功能如下: CCLK:音频编解码时钟信号输入端。IME6400支持音频的采样速率为32、44.1和48kHz,为了支持不同的采样率,输入的时钟也应当不同。当CCLK输入12.2880MHz时钟时,系统将支持32kHz或者8kHz的采样频率;而当CCLK输入11.2896MHz时,则支持44.1kHz的采样频率。 SDATA:串行音频数据线输入端。 SCLK:串行音频时钟信号输出端。 IRCK:左-右时钟信号输出端。 3.7 其它引脚功能描述 CPUTEST:内部CPU测试端,高有效。 PLLTEST:内部锁相环测试端,高有效。 FUNTEST:芯片功能测试端,高有效。 DIV34:SDRAM的时钟模式选择端。接低时,表示SDRAM的时钟频率为芯片主时钟MCLK的3倍;接高则表示SDRAM的时钟频率为MCLK的4倍。 4 嵌入式监控系统设计 通过对IME6400的研究,笔者设计了一个嵌入式监控系统,图1是该监控系统的设计框图。图中,音频、视频信号分别进行A/D采样后,其数据将输入IME6400以进行MPEG4压缩编码,编码后的压缩视频流通过HOST接口被嵌入式CPU读取,随后即可存储到硬盘或者通过网络存储到其它载体之中。 4.1 音频接口的设计 本设计中,音频A/D采样选用TEXAS公司的PCM1801,它是一个5V供电的双声道ADC。输入的时钟为11.2896MHz,可适应44.1Kbits的采样。PCM1801与IME6400的连接方式如图2所示。 4.2 视频接口及I2C接口的设计 视频A/D选用ROCKWELL公司的BT829B。它可以输出CCIR-601接口的数字视频。BT829B有两组时钟输入,如果只用其解码PAL制式的视频信号,应把时钟输入到XT0I,并把XT1I接低。BT829B可作为I2C的从设备与IME6400的I2C接口进行连接,这样IME6400可以完成对BT829的管理。其视频接口连接方式如图3所示。 4.3 HOST接口的设计 IME6400的外部HOST接口主要用来传输编码后的数据流。四种外部HOST接口的模式可由MODE管脚来决定。本设计选用的模式为同步Burst 模式1,对应于MODE?1:0? pin = 2' b 01。即对应MPC850/860的情况。 嵌入式CPU可选用MOTORALA公司的MPC850。HOST接口时钟可以由MCLK或者FRD来提供,其值则可由USEOCK的值来决定。本设计中,由于USEOCK为1,因此,FRD被用作内部的时钟源。这个27MHz的时钟源可由主控板提供。HOST接口的连接方式如图4所示。 MPC850从HOST接口读取压缩数据采用Burst方式,IME6400的NFULL信号直接输入到MPC850的 IRQ。Burst可编程设定,并且只是用在读取压缩数据时,最大的Burst长度为256个字节,即一次操作可以读取256个字节,由此可见,该设计可大大提高读取速度。 4.4 SDRAM接口的设计 为了压缩视频和音频数据以及存储编码流,一般都需要用外部的SDRAM。其大小与要压缩的图像大小和模式有关。本设计选用的SDRAM大小为2MB×32。IME6400最大可以访问2Gbits的外部SDRAM。目前本设计选用的地址大小为11行8列。 SDRAM的时钟是三倍或者四倍的MCLK时钟,可由DIV34的值决定。本设计中,MCLK时钟是27MHz,选三倍MCLK时钟时,SDRAM的时钟为27×3=81MHz。SDRAM选用K4643232E。其连接方式如图5所示。 4.5 ROM接口的设计 如果用内部引导ROM,IME6400不需要外部ROM,但在外部引导模式,则需要一个ROM接口。外部的ROM最大可达4MB。本设计中,EXTBOOT选用跳线方式来控制用外部还是内部ROM来引导。本设计中的外部ROM选用28C256,这是一款256kB(32KB×8)并采用5V供电的存储器件。MCLK的27MHz时钟由主控板提供。 IME6400对于FIRMWARE的下载有2种方式,可通过管脚P236(EXTBOOT)上的跳线开关来选择,该跳线开关为高电平时选择外部28C256启动,低电平时选择从MPC850启动。 5 该监控系统的优点 应用IME6400硬件设计的MPEG4压缩和嵌入式系统可以使监控系统的性能大大提高,主要表现在: (1)录像和预览同样清晰,图像格式均可以实现D1,全动态码率最大可控制在200MB/小时。 (2)压缩速度更快,实时流播放时无滞后延迟。最小延迟可以小于1秒。 (3)压缩数据的读取可以采用Burst方式,从而提高了读取速度,同时也为嵌入式CPU的采用创造了条件。 6 结束语 本文通过对IME6400芯片的分析,提供了一种MPEG4的实时音、视频压缩技术方案。并针对商业用途设计了一种嵌入式MPEG4视频监控系统。

    消费电子 6400 ime mpeg4 视频编码

  • 黑白CMOS图像传感器OV9120的原理及应用

     摘要:本文阐述了CMOS图像传感器的一般特征,详细介绍了黑白CMOS图像传感器芯片OV9120的性能、特点及工作原理,给出了OV9120在图像采集处理中的具体应用实例。     关键词:CMOS图像传感器;OV9120;图像采集 1 概述 随着CMOS技术的发展及市场需求的增加,CMOS图像传感器得以迅速发展。CMOS图像传感器具有高度集成化、成本低、功耗低、单一工作电压、局部像素可编程、随机读取等优点,适用于超微型数码相机、便携式可视电话、PC机电脑眼、可视门铃、扫描仪、摄像机、安防监控、汽车防盗、机器视觉、车载电话、指纹识别、手机等图像领域。本文介绍的是由美国OmniVision技术公司生产的OV9120黑白CMOS图像传感器,它采用独特的传感器专利工艺技术和先进的算法(algorithms)解决了先前CMOS感光器件固定图像噪声(FPN)的限制。因而可广泛应用于数字静止摄像、视频会议、视频电话、计算机视觉、生物测量等领域。2 引脚功能 OV9120采用48脚LCC封装,其引脚排列如图1所示。3 结构性能及工作原理 3.1 内部结构 OV9120内置1312×1036分辨率的镜像阵列、10位A/D转换器、可调视频窗、SCCE接口、可编程帧速率控制、可编程/自动曝光增益控制、内外帧同步、亮度均衡计数器、数字视频端口、定时产生器、黑电平校准及白平衡控制等电路。其内部结构如图2所示。 3.2 性能特点 OV9120是135万像素(1312×1036)、1/2英寸的CMOS图像传感芯片,它采用SXGA/VGA格式,最大帧速率可达到30帧/s(VGA),该芯片将CMOS光感应核与外围辅助电路集成在一起,同时具有可编程控制功能。OV9120芯片的基本参数如下? ●图像尺寸:6.66mm×5.32mm,像素尺寸,5.2μm×5.2μm; ●信噪比>54dB; ●增益调整范围:0~24dB; ●SXGA输出时,阵列大小为1280×1024,VGA输出时,阵列大小为640×480; ●供电电源电压为直流3.3V和2.5V; ●暗电流: 28mV/s; ●动态范围:60dB。 3.3 工作原理 CMOS镜像阵列的设计主要建立在逐行传送的扫描场读出系统和带同步像素读出电路的电子快门之上。而电子曝光控制算法(或系统规则)则建立在整个图(物)像亮度基础之上。在景像(或布景)正常时,一般曝光都比较理想。但在景像光线不适当时,则应通过自动曝光控制(AEC)白/黑比调节来使其满足应用要求。对于VGA格式的输出,OV9120图像传感器的视窗尺寸范围从2×2到640×480,而对于SXGA格式的输出,视窗范围则从2×4到1280×1024,同时可以在内部1312×1036边界内的任何地方定位。变动窗口尺寸或位置不会使帧速(或数据速率)发生变化。帧速可通过主时钟下行(down)、插入垂直同步定时、或采用跳读技术的QVGA格式使其发生变动。 OV9120内部嵌入了一个10位A/D转换器,因而可以同步输出10位的数字视频流D[9..0]。在输出数字视频流的同时,还可提供像素同步时钟PCLK、水平参考信号HREF以及垂直同步信号VSYNC,以方便外部电路读取图像。    ZV端口就是相机(镜头)的焦距调节视频端口。OV9120的ZV功能能使相机透镜变焦而急速移向(或移离)目标。OV9120可利用外部主导机构(master device)设定曝光时间。当FREX被置位于1时,像素阵列被迅速充电,传感器保持为高以拍摄图像(或物像)。在FREX转换到0时,视频数据流(data stream)用逐行读出方式交付到输出端口。当数据从OV9120视频输出端输出时,应特别注意防止图像阵列曝光影响拍摄图像数据的完整性。与画面曝光速率同步化的自动快门能够将这种影响降到最小程度。 当OV9120的RESET脚拉高至VCC时,全部硬件将复位。同时OV9120将清除全部寄存器,并复位到它们的默认值。实际上,也可以通过SCCB接口触发来实现复位。 由于SCCE端口能够访问内部所有寄存器,所以,OV9120的内部配置可以通过SCCE串行控制端口来进行。SCCB的接口有SCCE 、SIO_C 、SIO_D三条引线,其中SCCE是串行总线使能信号,SIO_C是串行总线时钟信号,SIO_D是串行总线数据信号。SCCB对总线功能的控制完全是依靠SCCE、SIO_C、SIO_D三条总线上电平的状态以及三者之间的相互配合来实现的。控制总线规定的条件如下:当SCCE由高电平变为低电平时,数据传输开始。当SCCE由低电平转化为高电平时,数据传输结束。为了避免传送无用的信息位,可分别在传输开始之前和传输结束之后将SIO_D设置为高电平。在数据传输期间,SCCE始终保持低电平,此时,SIO_D上的数据传输由SIO_C来控制。当SIO_C为低电平时,SIO_D上的数据有效,SIO_D为稳定数据状态。而当SIO_C上每出现一正脉冲时,系统都将传送一位数据。 OV9120有两种工作方式:主模式和从模式。主模式下,OV9120作为主导设备,此时XCLK上的外部晶振输入经过内部分频后可得到PCLK信号。当OV9120采集到图像后,在PCLK的下降沿到来时,系统便可依次将像素值输出,此时外部只是被动的接收信号。而在从模式下,OV9120则可作为从属设备,此时XCLK不能与外部晶振相接,但可以受外部器件,也就是主设备信号的控制。即由主导设备发送一个MCLK时钟信号,并在此信号的同步下依次发送像素值。4 OV9120在图像采集系统中的应用 整个图像采集系统主要由OV9120图像传感芯片、CPLD控制模块、RAM存储器、DSP信号处理器、晶振电路等几部分组成。 在本系统中,OV9120作为系统的图像传感器,首先在其内部将获取的图像采样量化,然后在外部逻辑的控制下输出数字图像,并存入图像存储器。CPLD作为采集系统核心控制逻辑的主控模块,可用来协调其它各模块的工作。OV9120的SCCB总线参数配置是整个控制逻辑模块执行的起点,只有利用SCCB总线将OV9120配置完毕后,才能进行图像采集工作。OV9120采集得到的图像数据可存储到SRAM中以供DSP使用,从而完成图像采集系统与DSP识别系统之间的交互操作。其系统原理图如图3所示。 系统上电后,应首先对CMOS图像采集芯片进行初始化,以确定采集图像的开窗位置、窗口大小和黑白工作模式等。这些参数均受OV9120内部相应寄存器值的控制。由于内部寄存器的值可以通过OV9120芯片上提供的SCCB串行控制总线接口来存取,所以,CPLD就可以通过控制SCCB总线来完成参数的配置。 配置的具体方法可采用三相写数据的方式,即在写寄存器过程中先发送OV9120的ID地址,然后发送写数据的目地寄存器地址,接着是要写的数据。如果连续给寄存器写数据,那么,写完一个寄存器后,OV9120会自动把寄存器地址加1,然后在程序控制下继续向下写,而不需要再次输入地址,这样,三相写数据就变成了两相写数据。由于本系统只需对有限个不连续寄存器的数据进行更改,而对全部寄存器都加以配置会浪费很多时间和资源,所以,可以只对需要更改数据的寄存器进行写数据。而对于每一个变化的寄存器,则都采用三相写数据的方法。 系统配置完毕后,将进行图像数据的采集。在采集图像的过程中,最主要的是判别一帧图像数据的开始和结束时刻。在仔细研究了OV9120输出同步信号(VSYNC是垂直同步信号、HREF是水平同步信号、PCLK是输出数据同步信号)的基础上,用VHDL语言便可实现采集过程起始点的精确控制。 VSYNC的上升沿表示一帧新的图像的到来,下降沿则表示一帧图像数据采集的开始(CMOS图像传感器是按列采集图像的)。HREF是水平同步信号,其上升沿表示一列图像数据的开始。PCLK是输出数据同步信号。HREF为高电平即可开始有效地数据采集,而PCLK下降沿的到来则表明数据的产生,PCLK每出现一个下降沿,系统便传输一位数据。HREF为高电平期间,系统共传输1280位数据。也就是说:在一帧图像中,即VSYNC为低电平期间,HREF会出现1024次高电平。而下一个VSYNC信号上升沿的到来则表明分辨率1280×1024的图像采集过程的结束。 实现采集的软件设计可在MAX+plusII环境中实现。软件设计的主要工作是CPLD对OV9120的配置。在开始充电时,首先对系统进行初始化。CPLD的全局时钟可用24MHz的晶振电路产生。配置时首先配置SCCB,配置完毕后将SCCE置1。当接收到DSP的开始采集信号后,根据同步信号的状态来判定是否开始采集数据,采集数据的同时可将数据送往SRAM。当DSP接收到CPLD的读取信号后,即可开始读取数据,并在DSP中完成图像的处理。采集处理的部分主程序如下: reset2:process(reset_i,n1,clk) begin if reset_i=‘0’then scce_p<=‘1’; else if(n1=‘1’ or m1=‘1’)then scce_p<=‘1’; else scce p<=‘0’; end if; end if; end process reset2; clk1: process(n1,clk) variable a: integer range 254 to 0; begin if(sio_c_start=‘0’ OR n1=‘1’) then q<=‘1’;a:=0; else if(clk'event and clk=‘1’) then if(sio_c start=‘1’ and n1=‘0’) then if a<254 then; a:=a+1; else a:=1; end if; if a<127 then q<=‘0’; else q<=‘1’; end if; end if; end if; end if; end process clk1; lock:process(sio_c_start,q) variable n: integer range 8 to 0; begin if( sio_c_start=‘0’ then load<=‘1’;n:=0; else if (q 'event and q=‘0’) then if n<8 then n?=n+1; load<=‘0’; else n:=0;load<=‘1’; end if; end if; end if; end process lock; reg1: process(n1,q,load) variable pp:std_logic_vector(7 downto 0);? variable b:integer range 7 to 0; variable c:integer range 13 to 0; begin if(n1=‘1’or reset_i=‘0’) then p<=‘1’;c:=0; b:=0;QB<=‘0’; else if(q'event and q=‘0’)then if load=‘1’ then; c:=c+1? if c<13 then if c=1 then pp:=″11000010″; elsif c=2 then pp:=″00001100″; elsif c=3 then pp:=″00101001″; elsif c=4 then pp?=″11000010″; elsif c=5 then pp:=″00001101″; elsif c=6 then pp:=″10000000″; elsif c=7 then pp:=″11000010″; elsif c=8 then pp:=″00010001″; elsif c=9 then pp:=″10000000″; elsif c=10 then pp:=″11000010″; elsif c=11 then pp:=″00010011″; elsif c=12 then pp:=″00010111″? end if; b:=0;p<=pp(7); elsif c=13 then p<=‘0’; QB<=‘1’; end if; else if b<7 then b:=b+1; pp(7 downto 1):=pp(6 ownto 0);? p<=pp(7);? else p<=‘1’; end if; end if; end if; end if; end process reg1;

    消费电子 cmos 9120 黑白 ov

  • 视频解码芯片CXA2075M

    摘要:CXA2075M是SONY公司生产的视频解码芯片。该芯片可将模拟RGB信号转换为组合视频信号,非常适合于个人计算机和高清晰度电视机之间的图像处理转换和电子游戏机方面的应用。文章分析了CAX2075M的结构原理和主要特点,给出了CAX2075M的典型应用电路。     关键词:解码器;RGB;视频信号;副载波 1 概述 CXA2075M是SONY公司生产的视频解码芯片。它可将模拟RGB信号转换为组合视频信号。该芯片拥有不同的脉冲发生器,因而可以满足编码的需要。它可以将输入的复合同步信号、副载波和模拟RGB信号进行编码,以输出组合视频和S端子的Y/C输出信号。与CXA1645M相比?CXA2075M具有下列优异性能? (1)外部元件数量减少为5个,仅使用钳位电容、可调容抗、滤波器电阻等元件即可; (2)内部带有陷波器,因此,器件外部可以不用陷波器; (3)RGB输出频带比CXA1645M高。 CXA2075M可广泛应用于高清晰度电视与数字电视的VGA接口、个人计算机与电视视频转换器以及电子游戏等接口转换电路之中。图1    CXA2075M芯片采用双极性硅单片集成电路工艺,其主要电气参数(最大额定值)如下: ●电源电压VCC:12V; ●工作温度Topr:-20~+75℃; ●储存温度Tstg:-65~+150℃; ●允许功耗PD:780mW。2 引脚说明 CXA2075M的内部结构和引脚排列如图1所示。各引脚的功能如下: 1脚(GND1):除RGB外所有电路的接地端,其中包括视频和Y/C输出电路的接地。布线时,GND1的连线应尽可能短和宽。 2~4脚(RIN,GIN,BIN):模拟RGB信号输入。 5,9,11,13,14,18脚(NC):空脚。 6脚(SCIN):副载波输入。可输入 0.4~5.0Vp-p的正弦波或脉冲。 7脚(NPIN):NTSC和PAL制式转换端。接VCC时为NTSC制式,接GND时为PAL制式。图2 8脚(BFOUT):BF脉冲监控输出端。可驱动75Ω负载。 10脚(SYNCIN):复合同步信号输入端,为TTL电平,为低时应小于0.8V;在SYNC期间应为高(大于2.0V)。 12脚(Vcc1):除RGB外所有电路的电源。 15脚(COUT):色饱和度信号输出端。可驱动75Ω负载,以用于S端子的C信号输出。 16脚(YOUT):Y信号输出端。可驱动75Ω负载,以用于S端子的Y信号输出。 17脚(YTRAP):外接陷波器可用来减少Y信号中副载波频率成分造成的色彩混杂。当使用COUT引脚时,在YTRAP和GND之间应接一只电容或将电容与电感串联。设计时可根据要求来决定电容量与电感量的大小,并应以不对YOUT引脚产生影响为原则。 19脚(VCC2):RGB电源端。用于为视频和Y/C输出电路供电。该引脚上接10μF的大电容可作为电流源。 20脚(CVOUT):视频信号输出端。可驱动75Ω负载,以用于电视机的视频信号输出。 21,22,23脚(BOUT,GOUT,ROUT):模拟RGB信号输出端,可驱动75Ω负载,以用于扩展连接VGA显示器输出。 24脚(GND2):RGB信号的接地端。布线时,GND2的连接线应尽可能短和宽。3 操作说明 3.1 Y(亮度)信号的产生 CXA2075M的模拟RGB信号分别从2、3、4引脚输入,并在钳位电路中被钳制,同时分别从23、22和21引脚输出。点阵电路根据输入信号执行编码可产生亮度信号Y以及色差信号R-Y和B-Y。Y信号输入滞后界限与色饱和度信号C一起可决定滞后时间。随后,当附加的CSYNC复合同步信号从引脚10输入后,Y(亮度)信号便可从引脚16输出。 3.2 C(色度)信号的产生 副载波从引脚6输入后被送到相位转换器可使其相位改变90°。然后副载波送往调制器被R-Y信号和B-Y信号调制。调制后的副载波被混频,并通过带通滤波器除去高次谐波后,最终作为C(色度)信号从引脚15输出。同时,Y和C信号混合后将作为复合视频信号从引脚20输出。图3    3.3 同步脉冲信号的产生 CXA2075M所需的行、场同步脉冲信号是通过10脚的SYNCIN输入端引入复合同步信号分离产生的,其波形如图2所示。4 使用注意事项 使用CXA2075M时?应注意以下事项: (1) 应确保模拟RGB信号输入最大值为1.0Vp-p且使阻抗足够低。高阻抗会影响色彩的饱和度和色度等。输入的RGB信号超过1.3Vp-p时,钳位电平将失控。 (2) SC输入(引脚6)既可输入正弦波,也可输入脉冲,电平范围应在0.4~5.0Vp-p之间。但是,当输入脉冲时,它的相位与输入正弦波相比会有几度的改变。在芯片中,SC输入偏向于VCC的1/2。因此,当输入5.0Vp-p脉冲时,特别是在空闲度背离50%时,高/低电平的脉冲电压会超过芯片中的VCC和GND电压而导致副载波失真。在此情况下,必须使占空比保持50%。 (3)设计印刷电路板时,要注意VCC和GND的布线。为了与VCC引脚相匹配,应使用钽、瓷介或其它具有良好频率特性的电容器。而且设计好的线路应尽量短而宽。 (4) 在输入前端的副载波(SC)输入和同步(SYNC)输入脉冲上附加一只电阻和电容可以消除SC和 SYNC 中的高频分量。但要注意,不要输入含高频分量的脉冲。否则高频分量会进入VCC、GND等重要部件而导致系统故障。    (5)在75Ω驱动器输出引脚外接一电阻可以防止每只引脚间几十皮法电容引起的振荡。 (6) 对于YTRAP引脚?引脚17?来说?下列三种方法可用于减少由于Y信号中的副载波频率分量引起的色彩混杂?第一是在YTRAP和GND之间安装一个30~68pF的电容。第二是在YARAP和GND之间串联一只电容和电感。第三是使用芯片内部的陷阱滤波器。5 应用电路 由于我国彩色电视采用PAL制式,所以本文只列出CXA2075M采用PAL内部陷阱方式(PAL inter-nal TRAP mode)的典型应用电路。其具体电路连接如图3所示。 图4是应用CXA2075M设计的一个VGA/视频转换器,图中,左边的VGA15针接头可接在电脑主机显卡的VGA接口上,输出部分可以通过视频端口或S端子与电视机相连接,同时本转换器还可和电脑显示器进行接口以实现同步显示。

    消费电子 2075 cxa 视频解码芯片 2075m

  • 集成有10位ADC的增强型视频解码器ADV7183及其应用

    摘要:ADV7183是美国模拟器件公司(ADI)推出的集成了10位ADC的增强型视频解码器。它内含两个10-bit精确模数转换器(ADCs)和完整的自动增益控制(AGC)电路,可广泛用于放映机、数字电视、DVD录像机和游戏机等许多系统中。文中详细介绍了它的结构特点、引脚功能和工作原理,给出了它的典型应用电路。     关键词:视频解码器;行锁定系统时钟(LLC);模数转换器(ADC);ADV7183 1 概述 ADV7183是一种综合视频解码器。它能够自动将一种兼容国际标准NTSC 或PAL的模拟视频基带信号转换成另一种兼容16位/8位CCIR601/CCIR656 的 YCrCb 型4:2:2或4:1:1视频数据。其灵活的数字式输出接口能够在基于缓存器结构和行锁时钟的系统中完成视频解码和转换功能,这使得ADV7183可以广泛应用于放映机、数字电视、DVD录像机和游戏机等许多系统。ADV7183的主要特点如下: ● 内部带有行锁定系统时钟(LLC)和自适应数字线长跟踪(ADLLT)电路,可以提供双重视频锁定功能; ● 具有三行色度梳状滤波器; ● 具有实时时钟和信息输出功能; ● 具有完整的AGC和箝位控制功能,可对色度、亮度、饱和度和对比度进行编程视频调节; ● 有6个模拟视频输入信道; ● 可设置为二线连续双向端口模式,并与I2C兼容? ● 可自动进行NTSC 或PAL检测; ● 带有不同模式的视频输入和16-bit宽度总线数字输出; ● 输入峰峰值为0.5V~2V。图12 引脚功能 ADV7183的引脚排列如图1(顶视图)所示。它采用80-LQFP封装。各引脚定义如下: (VS/VACTIVE)1脚:双重功能复用管脚,当(OM_SEL[1:0]=0, 0)时?该脚输出对应于YUV像素数据的垂直同步信号VS;而当(OM_SEL[1:0]=1, 0 or 0,1)时,VACTIVE是一个在视频场有效期间内的有效信号。 (HS/HACTIVE)2脚:双重功能管脚(当(OM_SEL[1:0] = 0,0)时,输出为一个可编程的行同步信号HS;而当(OM_SEL[1:0]=1, 0 or 0,1),HACTIVE是一个在视频行有效期间的有效信号。 (DVSSIO)3,14脚:数字输入/输出接地端。 (DVDDIO)4,15脚:数字输入/输出电源端?3.3V?。 (P15~P0)5~8,19~24, 32,33,73~76脚:视频像素输出口,其中包括8bit亮度信号Y(P15~P8)和8bit 色差信号Cb和Cr(P7~P0)。 (DVSS1~3)9,31,71脚:数字电源地。 (DVDD1~3)10,30,72脚:数字电源引脚(3.3V)。 (AFF)11脚:几乎全满标志。当FIFO达到用户设定的几乎全满的边缘时,该脚为FIFO控制信号指示标记。 (CLKIN)16脚:异步FIFO时钟。 (LLCREF)25脚:时钟参考输出。 (GPO[3:0])17,18,34, 35脚:由I2C控制的通用目的输出。 (LLC2)26脚:行锁定系统时钟输出的二分频(13.5MHz)。图2    (LLC1/PCLK)27脚:双重功能复用管脚?行锁定系统时钟输出或20~35MHz的FIFO输出时钟。 (XTAL1)28脚:晶体振荡器的第二管脚,如果使用了外部时钟源,则该管脚可以不连。 (XTAL)29脚:27MHz晶体振荡器输入管脚或连接外部晶体振荡器的输入(与CMOS电平兼容)。 (PWRDN)36脚:低功率使能。 (ELPF)37脚:该管脚主要用于LLC锁相环所必需的外部环路滤波器。 (PVDD)38脚:电源。 (PVSS)39脚:地。 (AVSS)40,47,53,56,63脚:模拟电源地。 (AVSS1~6)41,43,45,57,59,61脚:模拟输入信道。如果选择了单终端模式,则接地?当选择了不同的模式,则直接与REFOUT相连。 (AVDD)50脚:模拟电源引脚(5V)。 (CAPY1-2)48,49脚:ADC电容网络。 (SDATA)67脚:MPU口串行数据输入/输出。 (REFOUT)51脚:内部参考电压输出。 (CML)52脚:ADC公共模式。 (SCLK)68脚:MPU口串行时钟输入接口。 (CAPC1~2)54, 55脚:ADC电容网络。 (ALSB)66脚:TTL地址输入。 (ISO)65脚:输入超出开关。 (AIN1~6)42,44,46,58,60,62脚:模拟视频输入信道。 (VREF/VRESET)69脚:VREF标志着下一场的开始;VRESET标志着新场的开始。 (HREF/HRESET)70脚:HREF标志着新视频行的开始;HRESET标志着新行的开始。 (RD)77脚:异步FIFO读使能信号。 (RESET)64脚:系统输入重新设置。 (DV)78脚:数据有效输出信号。 (OE)79脚:输出使能控制端口。 (FIELD)80脚:奇/偶场输出信号。3 工作原理 ADV7183内部原理及功能框图如图2所示,下面介绍其工作原理。 3.1 模拟信号输入 ADV7183有6个模拟视频输入信道,这6个信道用不同的配置可以支持6个CVBS输入信号、3个S-video输入信号和2个YCrCb构成的模拟视频输入信号。通过INSEL可控制输入的类型和信道的选择。模拟信号输入前端包括三个用于直流恢复的箝位电路。ADC前有三个取样保持放大器,可在YCrCb输入模式时保证取样值同时到达三个信道。两个10-bit ADCs用来取样。为了尽可能高质量的捕获视频信号,整个模拟信号输入前端存在着很大的差异。 3.2 同步像素输出接口 ADV7183支持三种输出接口模式:兼容LLC的同步像素接口、CAPI接口和SCAPI接口。设定为同步像素接口模式时,像素和控制数据的输出与LLC1(8-bit模式)或LLC2(16-bit模式)同步。这种模式时的场消隐、行消隐和列消隐的控制和定时信息编码与控制码相同。设定为CAPI接口或SCAPI接口模式时,只有激活的像素数据输出才与异步先进先出时钟(CLKI)同步。像素一般通过一个512像素深、20比特宽的FIFO容器输出,HACTIVE和VACTIVE输出一般要使用相互独立的引脚。CAPI接口和SCAPI的接口模式数据一直是16-bit,所以,当输出接口需要8-bit或10-bit时,一般不能采用这种接口模式。ADV7183的默认模式为兼容LLC的8-bit CCIR656 4:2:2。图4    3.3 控制和像素接口FIFO模式 图3所示是ADV7183的控制和像素FIFO接口模式时序,当ADV7183工作在此模式时,产生的像素数据将在512像素深的FIFO容器中缓存。只有激活的视频像素和控制码才被写入FIFO,其余的则全部丢弃。这种模式时,CLKIN必须比移入FIFO的有效数据率要快,否则FIFO就会溢出。当ADV7183工作在SCAPI接口模式时,可利用DV(data valid)到RD(read enable) 的反馈系统来保证FIFO不溢出。而当FIFO达到AFF(almost full flag)时,DV马上升高并一直保持FIFO为AEF(almost empty flag)。使用此模式时,输出像素的数据情况可由DV和QCLK指示器来决定。4 典型应用 图4是ADV7183的一个典型应用电路。其中电路的供电电压VAA应选为7V,VDD应选为4V,数字输入引脚电压应为GND-0.5V到VAA+0.5V,模拟输出电压应为GND-0.5V到VAA。该电路可工作在0~70℃的温度范围内。另外还需注意:ADV7183是ESD(electrostatic discharge)?敏感设备。尽管ADV7183本身带有ESD保护电路,但受到高强度静电放电的持续损害时,ADV7183会造成性能衰退和功能下降,因此?有必要采取适当的ESD防护措施。

    消费电子 集成 adc adv 7183

  • 说话时能播放背景音乐的语音合成芯片SC-691

    摘要:SC-691是美国SENSORY公司生产的一种高质量低数据率的语音和背景音乐合成芯片。它能够支持多种语音合成算法,其数据率最低可达1.0bps。SC-691工作于从模式,因而无需特定的开发环境。其最大特点是在播放语音的同时可以播放背景音乐。凡是需要播放语音和音乐的产品中都可以使用它。     关键词:SC-791;语音合成;从合成器 1 概述 SC-691是美国SENSORY公司SC-6xx语音合成芯片家族的一员。它工作于从模式,可接收来自主机的命令和语音压缩数据,然后将其转换成语音输出。由于使用它不需掌握SC-6xx的编程知识,所以是SC-6xx家族里最易使用的产品。 SC-691是一个标准的从合成器,可以和主处理器一起工作,可应用于各种跟语音相关的产品中,如安全系统、学习辅助工具、游戏和玩具等。它的高质量、低位率加密、易于与主机匹配的界面、数字增益可控制、低功耗睡眠模式以及低压工作等特性使其成为需要长时间播放语音、开发周期短、以及要通过从机来控制周边装置等应用的理想器件。    SC-691支持多种语音合成算法。不同算法所用到的数据存储容量不同。当采用MX的合成算法时,最低的数据率可达1.0bps,亦即一秒的语音数据只占一个位的空间。用户可以自己权衡语音质量与数据空间的关系,以满足自己的性能价格要求。 SC-691的最大特点是其播放单通道FM音乐可与CX/MX语音数据同步进行,这使得SC-691能在以MX/CX格式说话的同时播放背景音乐。2 主要特性 SC-691语音合成芯片具有如下特性: ●通过寄存器扩展可提供无限长时间的语音播放; ●运行速度高达12.32MIPS; ●支持多种算法,其数据率范围:在MX及8kHz采样频率时可达1.0kbps~-3.5kbps;而在CX及8kHz采样频率时,则分别为3.0kbps、3.7kbps、4.5kbps、6.2kbps、7.7kbps和11.2bps。 另外?该器件还具有ADPCM、单通道FM合成、单通道FM与CX/MX的混合模式等。 ●采用中断驱动来传送语音与命令; ●具有6级数字增益控制; ●带有4个用户可配置的I/O口; ●具有可选的4位或8位数据总线; ●有三种降低功耗的待机模式,可延长电池寿命(深度睡眠模式下电流小于10μA); ●时钟可选,用户可根据情况选择低成本的1%电阻或高精度32.368kHz晶振做系统时钟; ●低电压工作(3V~5.2V),适用于手持产品; ●4位模式时可在任何时候停止说话,并可在支持说话的同时传送命令,以执行一定的任务,可直接驱动32Ω的扬声器; ●在播放CX/MX语音数据时可播放单通道的FM音乐; ●具有裸片与64脚LQFP封装可供选择。3 引脚功能和内部结构 SC-691具有36脚裸片和64脚LQFP两种封装形式。图1是其LQFP封装的引脚排列图,各引脚的功能说明如表1所列。图2是其内部结构框图。表1 SC-691的引脚说明 引   脚 引脚名 I/O类型 功        能 39~36 DATA0~DATA3 输入/输出 数据位0~3 35 DATA4或DATA/COMMAND 输入/输出 4位模式时为DATA/COMMAND脚,用来指示主机传送的命令还是数据。8位模式是数据位4 3432 DATA5~DATA7 输入/输出 数据位5~7(8位模式时) 6 INRDY 输出 从机向主机发出的输出信号。低电平表明SC-691准备接收数据或命令。高电平指示SC-691处于忙状态,主机不能写任何数据或命令给它 5 OUTRDY 输出 从机向主机发送的输出信号。低电平指示SC-691准备向主机发送命令或数据 43~40 PD4~PD7 输入/输出 通用I/O总线 3 R/W 输入 来自主机的输入信号。主机读操作时将其置高,写操作时将其置低 4 STROBE 输入 来自主机的输入信号。在读写序列里与R/W信号联合使用。在读/写操作的序列里,该信号被拉成高-低-高 15 OSCOUT 输出 阻抗振荡器/晶体振荡器的输出端 14 OSCIN 输入 阻抗振荡器/晶体振荡器的输入端 13 PLL 输出 锁相环滤波器的输出 11 SCANIT 输入 扫描口数据输入 8 SCANOUT 输出 扫描口数据输出 10 SCANCLK 输入 扫描口时钟 9 SYNC 输入 扫描口同步 7 TEST 输入 测试模式 47 DACP 输出 数模加输出 45 DACM 输出 数模减输出 12 RESET 输入 复位脚,低电平有效 1,2,31,44,46 VDD   处理器电源,额定电压为5V 16,48,49,64 VSS   接地 4 应用 SC-691型语音和音乐合成芯片的电源电压(VDD)范围为3~5.2V,它的CPU时钟 f?CPU?范围为64~12320kHz,其DACP和DACM间的负荷电阻R?DAC?最小应大于32Ω。 根据通信数据总线的宽度不同,SC-691具有两种通讯模式:4位模式和8位模式。两种模式所需的总线资源如表2所示。表2 通讯资源分配表 具体总线 SC-691(4位模式) SC-691(8位模式) 数据线总线 4 8 控制线总线 3(STROBE,R/W,data/command) 2(STROBE,R/W) 状态线总线 2(INRDY,OUTRDY) 2(INRDY,OUTRDY) 通用I/O口总线 4 4 命令支持(说话时) 是 束 图3是一个语音电子书的系统结构图。其中可插式存储卡内存储的是SC-691可用的语音数据。通过更换可插式存储卡的内容可以更换电子书的内容。一般情况下,可使用MMC卡。 主控机通过串行接口可以与PC机进行通讯,以便更换电子书的内容。主控机读取卡内数据并将该数据传送到SC-691可将其播放出来。 利用SC-691可将接收到的语音数据(即电子书内容)信号进行合成并播放。利用显示模块通过文本形式可将电子书的内容显示出来。 输入模块用于对电子书进行控制,如开关机、读书等。在该系统中,主控机与SC-691间以4位模式进行通讯。

    消费电子 播放 sc 691 背景音乐

  • 一种基于AIT2139的视频转换器设计

    摘要:AIT2139是一种单片、晶控、全数字视频信号处理器。文章在介绍视频转换芯片AIT2139的基础上,给出了用其设计VGA-TV视频转换器的原理和实现方法。     关键词:VGA-TV;视频转换器;AIT2139;多媒体教学 1 引言 在现代教学尤其是高等教育过程中?多媒体教学因其交互性强、高效灵活而逐渐成为一种普及的教学方式。 为方便多媒体教学的开展,笔者选用AIT2139视频转换芯片设计了一个VGA—TV视频转换器。该转换器可将计算机的VGA信号转换为广播质量的NTSC制或PAL制视频信号输出到大屏幕电视机上,从而实现画面的冻结、缩放和平移等辅助功能。同时,其视频信号也可通过转换器提供的接口输出到计算机显示器上。2 AIT2139芯片简介 AIT2139是一种单片、晶控、全数字视频信号处理器,可以支持多种输入格式(如640×480、85 Hz,800×600、85 Hz,1024×768、60 Hz等).AIT2139具有3通道、8-Bit ADC输入和16.7M 色彩转换功能;其内部有专门的存储压缩电路,外部有 EDO ?256k×16Bit? 存储器接口和 SDRAM ?1M ×16Bit? 存储器接口;AIT2139 控制方式简单,可采用HOST接口或I2 C总线进行控制。该芯片可自动检测输入模式和当前的TV模式,输出格式则可从合成、S-视频、 YCbCr 或 RGB/SCART中选择;所有的视频处理都可在数字域内完成,因而不需要转换电路,其数字编码器采用过采样技术,并以AITech 算法进行滤波,因而能输出高质量的NTSC和PAL制式信号。AIT2139芯片的内部功能框图如图1所示。3 系统工作原理 该VGA-TV视频转换器主要由视频转换、视频转换控制和遥控三部分组成。其系统结构如图2所示。 VGA-TV视频转换器的组成核心是视频信号转换和视频转换控制部分,因此?设计的核心是对视频信号的处理和对视频转换芯片的控制。笔者采用AIT2139视频信号处理器,并配以当前成熟的外围电路设计了一种视频信号转换电路来完成视频前端的处理和信号转换;同时以八位单片机EM78P156EP 为核心,再配以键盘检测、I2C通信、遥控接收等电路组成了转换控制部分。该系统是典型的模拟数字混合系统,电源质量对视频信号的输出影响较大,为此,设计时采用单独的电源板卡并以背板的形式嵌入到系统中,从而取得了较好的效果。4 系统设计 4.1 视频转换部分设计 作为系统核心的视频转换部分的主要功能是把计算机输出的RGB信号转换为电视的标准输入信号。视频前端的RGB放大信号采用门电路处理后,送到AIT2139进行转换,并输出两种格式的电视信号:一个是经过转换、选频和滤波得到的全电视信号,另一个是亮度和色度分离的电视信号,即S端子信号。因此,计算机输出的RGB信号经过耦合、缓冲、放大可直接接计算机显示器,从而使操作者能够方便的对画面进行监控。而对全电视信号输出则加入了完整的选频和滤波电路,可以增加电视信号的稳定性。图3是视频转换部分电路的方框图。 (1)视频前端处理 输入端通过AIT2139的三个8-bit A/D 转换器来对R、G、B信号的每一个通道按48MHz的采样率进行A/D 转换。其水平同步(HSYNC) 和垂直同步( VSYNC) 由施密特触发器门缓冲。AIT2139的AD转换相当灵活,内部的AD转换参考电压可自己设定。本设计中的RGB信号的电平范围是0~0.85V,给定的外部参考电压为Vk,需要注意的是,Vk必须不低于RGB信号电平的最大值。 数字视频处理可以利用YUV 色彩分量来进行,因此,可利用AIT2139芯片中RGB-YUV矩阵将输入的RGB信号转换为4:2:2 格式的YUV分量信号,每分量输出8位,总的输出信号在数据总线上以24位工作。实际设计发现:YUV输出闪烁较大,为此,笔者利用了芯片内部AITech算法构造的有限脉冲响应数字滤波器,从而有效地降低了输出闪烁。 (2)工作模式设定 AIT2139有两种工作模式,主模式和从模式。本设计选择主模式。AIT2139可产生所有的时钟和同步信号,并可以给外部的存储设备提供水平同步、垂直同步以及内部像素数据时钟。外部的多路同步输入、FIFO和存储器将严格遵循AIT2139提供的这些时钟和同步信息。在设计中发现,VGA的数据读入时间可以不与处理器的写入时钟同步。 (3)数字视频编码 AIT2139的核心是其处理器部分,主要用于从外部存储设备读入4:2:2格式的YUV数字视频数据,并进行编码处理。因为输入信号分为亮度和色度分量,色度信号将通过复合数字副载波调制。亮度分量和色度分量信号分别插值为象素速率的两倍,并通过两个10-bit的D/A转换器转换为模拟 S-视频信号,模拟合成视频信号在通过第三个通道的10-bit转换器输出后,可调整AIT2139处理器的格式控制脚以选择不同的时钟参数,从而将视频转换器的输出设置为NTSC、PAL等电视标准信号。 4.2 视频转换控制部分的设计 该VGA-TV转换器主控板是对视频转换部分进行控制的主要部分。该板不但可为视频转换提供电源,同时也可发送操作控制信号。主控板的核心是八位单片机EM78P156EP,同时配以键盘检测、I2C通信、遥控接收等电路组成转换控制部分。主控板的原理框图如图4所示。其控制解码子程序流程如图5所示。 5 结束语 经一些高校长时间使用证明:该VGA-TV视频转换器性能稳定,效果良好,能够很好地辅助现代多媒体教学,因而具有广阔的应用前景。

    消费电子 视频转换器 2139 ait

  • 基于AT91M40800的音频视频处理系统设计

     摘要:简要介绍Atmel公司基于ARM7TDMI内核的AT91M40800芯片,并由此介绍一种基于AT91M40800的嵌入式音频视频处理系统的设计。该系统可为楼宇可视对讲、远程实时监控等系统提供良好的解决方案。     关键词:AT91M40800 音频视频处理 嵌入式系统 编解码 引言 图像(音频、视频)采集和处理是现代楼宇自动化、可视对讲、电视会议以及远程实时监控系统等应用中的核心技术。现在市面上的可视对讲和安防监控产品主要是模拟通道的,且采用同轴电费传输。由于模拟信号的抗扰弱等问题,传输的距离有限并且效果不甚理想。将传统的图像模拟化处理改成数字化处理和传输,可以极大地提高图像质量与监控效率,并且使得整个系统易于维护。 随着嵌入式系统的不断发展,甚至ARM或DSP的嵌入式音/视频处理系统正逐步取代传统的图像处理系统,呈现强劲的发展趋势。 1 芯片简介 1.1 芯片基本组成及内部结构 AT91M40800是Atmel公司推出的AT91 16/32位微控制器系列中具有很高性价比的一款芯片。它基于ARM7TDMI内核,内含高性能的32位RISC处理器、16位高集成度指令集、8KB片上SRAM、可编程外部总线接口(EBI)、3通道16位计数器/定时器、32个可编程I/O口、中断控制器、2个USART(其中每个各带2个专用外部数据控制器)、可编程看门狗定时器、主时钟电路和DRAM时序控制电路,并配有高级节能电路;同时,可支持JTAG调试,主频可达到40MHz。 AT91M40800内部结构模块如图1所示。 1.2 芯片的总体特性 AT91M40800的ARM7TDMI内核集成了嵌入式ICE接口,片内含两大类总线:系统总线和外围总线。系统总线连接ARM7TDMI内核与片内存储器、外围总线接口以及AMBA桥电路;而外围总线由AMBA桥电路来驱动。通过可编程外部总线接口,可与片外存储器(如Flash、ROM等)直接连接进行数据交换。具有八级优先级别的矢量中断控制器可通过连接外围数据控制器显著提高音频、视频采集的实时性。2 系统组成及原理 2.1 系统组成结构及芯片选择 本系统主要由以下几大部分组成。 (1)视频A/D转换部分 完成从普通CCD摄像头采集到的模拟视频信号到数字视频信号的转换,主要采用Philips公司的SAA7113芯片。SAA7113是功能强大的可编程视频输入处理芯片,可以同时接入4路视频信号,使用I2C总线技术。 (2)音频编解码部分 主要实现从麦克风进入的音频信号的编解码,采用Philips公司的UDA1344。它将A/D和D/A转换功能集于一身,可以对麦克风输入的模拟声音信号进行A/D转换,形成串行数字音频流。 (3)音频视频磁场强度处理部分 将输入的复合音频、视频流进行压缩处理,核心芯片选用台湾华邦电子的W99200F。该芯片具有强大的内部功能,且有多种工作模式可供选择可供选择,可与音频编解码及视频解码芯片实现无缝连接。 (4)逻辑门控制部分 运用FPGA进行逻辑与时序控制,采用Xilinx公司SPARTAN-IIE系列的XC2S50E逻辑控制芯片。片内集成了多种系统功能,如数字延迟锁相环(DLL)、FIFO存储器、变换器以及总线接口(PCI)等,可并行实现多种算法。 (5)嵌入式数据处理部分 以AT91M40800为嵌入式核心芯片,主要进行系统控制与数据处理。 (6)网络连接部分 通过以太网控制芯片,将音频视频流以UDP包的形式送入网络进行传输。采用Realtek公司生产的RTL8019AS作为主控制芯片。该芯片符合Ethernet II与IEEE802.3标准,采用全双工方式,有8个中断申请线以及16个I/O基地址可供选择。 2.2系统原理框图及工作原理    本系统原理框图如图2所示。 将CCD摄像头采集到的视频模拟信号送入A/D转换芯片进行视频解码。SAA7113芯片将输入的PAL、NISC等不同制式的模拟复位信号解码成亮度、色度信号,输出标准的数字视频YUV4:2:2格式,并产生场同步参考信号VREF、行同步参考信号HREF。同时,音频编解码芯片UDA1344将麦克风输入的模拟声音信号解码,形成的串行数字音频流与输出的数字视频流复合,送入芯片W99200F进行M-PEG格式的图像压缩。该芯片具有视频预处理、图像裁剪、运动估计单元、运动图像补偿、量化表、可变长度编码(产生位流到SDRAM)等强大内部功能,负责将接收到的数据流进行压缩并同步音频、视频信号。压缩处理输出的音、视频流,通过外部缓存FIFO直接输入AT91M40800进行整体系统数据处理。嵌入式系统初始化后,采用中断请求方式来完成数据的采集和程序的存取,同时通过I2C总线初始化A/D转换芯片和控制其工作状态及工作方式。 其间,各部件的逻辑和时序控制是由FPGA来完成的,它控制中断请求以及某些片选信号。XC2S50E内含逻辑运算、数字量监测和接口控制单元等内部资源,在与图像压缩芯片的接口控制中,主要完成地址发生、握手逻辑、时序控制等功能。当检测到SAA7113芯片输出的奇偶同步标志信号RTS0为高电平时,将此作为采集数据过程的时序起点,输出采样使能信号与地址选通信号;而收到像素延时结束信号,又生成相应的写地址和写信号。XC2S50E初始化时,置DONE为低电平,在存储器清零时又置INIT为低,以此复位PROGRAM,将数据流输入。 当收到嵌入式CPU采集数据的有效信号后,它控制A/D芯片采样过程的动作;当完成了一帧数据的采集压缩后,FPGA又向AT91M40800发出中断请求信号并等待响应。系统数据经嵌入式处理器完成处理后,送入以太网控制芯片RTL8019AS,并最终以UDP包的形式传送至网络。如果网络另一端装备有终端机,则收到由网络传输过来的数据后,可对音、视频进行解码,并对视频数据进行回显,对音频数据进行播放。通过同样的一个逆据进行回显,对音频数据进行播放。通过同样的一个逆过程,亦可实现可视对讲的功能。 3 结论与展望 基于AT91M40800芯片的嵌入式音视频处理系统,能保证音、视频的质量和数据处理的实时性,具有很好的可靠性和灵活性。虽然在网络实时传输和系统软件编程上还面临一些挑战,但是随着嵌入式系统和图像处理技术的不断发展,这些都不会成为该系统推广应用的障碍。将其应用在可视对讲、远程监控、可视IP电话等领域,将会具有广阔的发展前景和应用市场。

    消费电子 at m40800 40800 91m

  • I2C总线控制的CD2518彩电

    作者Email:  sunjufang65@163.com     摘要:I2C总线控制是由一连串二进制编码脉冲信号,通过程序指令方式实现微处理器对单元功能集成电路的控制和信息交换,以软件代替硬件,提高控制系统效率。从而实现电视信号的控制,以CPU为核心,存储器为记忆,经过TV信号处理,来完成彩色解码、图像中放、视放、伴音、遥控,使电路简化,功能增加,提高产品的可靠性。     关键词:I2C总线、脉冲、E2PROM     利用I2C总线设计应用程序,简化了硬件设计,使用户“傻瓜化”,在生产中,可以省掉一大半可调电位器,大大地简化了调整工艺,产品一致性好,提高了产品的可靠性,并且具有故障自检功能,能够缩短检修时间,提高检修率。     一、CD2518彩电的I2C控制系统     彩电的I2C总线的控制系统是由硬件电路和软件数据系统组成的,硬件电路是有主控微处理集成电路、存储器集成电路、被控单元功能集成电路、信号传输电路及电源供电电路组成;软件数据系统是由许多组具有特定含义的二进制编码构成的。CD2518彩电主要是由CPU LC863328、存储器AT24C08、TV信号处理器LA76810,伴音控制CD4052等集成块组成控制系统,以CPU为核心,存储器为记忆,I2C总线控制,来完成彩色解码、图像中放、视放、伴音、遥控;行、场扫描,应用数字滤波延时网络,把全部小信号处理集成到一块芯片中,使电路体积减少,功能其全。采用数字自动同步电路,得到稳定的场频信号,保证了隔行扫描的稳定性,提高自动化程度。用集成电路完成中放、视频检波,AFT等功能,使电路简化,给使用、调试带来更大的方便。存储器AT24C08协助CPU 完成全自动遥控系统,使得255个频道存储多制试(PAL、SECAM、B/G、D/K、NTSC等制试)具有多语言功能表示,拉幕式开关机、游戏及日历等功能,可以进行全自动搜索、半自动搜索、微调/手动搜索。其I2C总线控制示意图如下:        二、CD2518彩电的工作原理     (一)、LC863328的工作原理      它是全制式解码集成电路,由控制器和运算器组成的。控制器是用来同意指挥和控制微处理器工作的部件,接收来自存储器的逐条指令,进行指令译码,并通过定时和控制电路,在规定的时刻发出各种操作所需的全部内部的控制信息及CPU外部所需的控制信号,使各部分协调工作,完成指令所规定的各种操作。运算器是由运算/逻辑部位ALU、累加器ACC和暂存器,是用来执行算术运算和逻辑操作的部件。它有中断功能,对多个受控器实时控制对人们所编写的程序进行取指令、分析指令和执行指令,从存储器中读出控制数据,送往被控电路,通过I2C总线应用软件对各项指标进行调整,使图像恢复到最佳状态。     CPU的I2C总线接口电路主要是由地址寄存器、移为位寄存器、串行数据寄存器、串行口控制寄存器、输入/输出通道选择器以及滤波器组成。移位寄存器以并行方式与数据寄存器相连,以串行方式与SDA相连,用于将并行数据串行数据并行输出,它的容量为9bit,能寄存一个待发送的8bit数据字节以及1bit答应ACK信号,由I2C总线控制电路产生和识别,从右到左移位发送数据,到达SDA由通道选择控制电路分配给SDA0、SDA1;串行口数据寄存器存放一个由CPU送来的8bit和刚收到的等待CPU度曲的数据字节;数据寄存器是根据这些数据判断I2C总线接口的运行状态,调用相应的操作处理程序模块,完成接口的数据传送操作;控制寄存器提供I2C总线输入输出通道选择、应答位选择、串行口时钟周期选择等功能;地址寄存器装入7位地址;输入滤波器具有I2C总线逻辑兼容的输入电平。      彩电CD2518上的所有受控集成电路同挂在两条总线上与LC863328连接,通过软件脉冲数据传递控制信息,29脚串行数据线SDA与30脚串行时钟线SLC各自通过一个上拉电阻RP连接到电源正端,当总线空闲时,SDA、SCL必然保持高电平。     LC863328中的27脚data数据线和28脚clock时钟线根据程序计数器PC中的值从存储器中读出现行指令,送到指令寄存器,再将指令操作码取出后进行译码,分析其指令性质,在取出操作数后,按照操作码的性质对操作数进行操作,执行指令。22、23、24、25脚控制字符三基色信号的输出,其极性可编程;通过34脚接收遥控信号的输入,对整机信号参数进行调整。由14脚控制中放输入,在场回扫期进行一次性调整,使行PLL锁定;15脚控制AGC,来保证输出视频振幅不变;场、行信号从20、21脚输入,取得同步脉冲,使得在不同视频输入条件下,输出稳定的行、场偏转信号;用40、41、42脚来实现高频头频段的控制。     (二)、AT24C08的结构与工作原理。     AT24C08是可擦可写只读存储器,直接通过I2C总线中的SDA中的器件地址码变更,来变换读写功能。当串行时钟线SLC从6脚输入正边缘时钟信号时,数据进入每一个E2PROM期间,而在负边缘时钟时,数据从每个器件中输出;串行数据线SDA双向输送时,该5脚用漏极开路驱动,1、2、3脚作器件地址输入。     AT24C08的结构主要是由E2PROM存储阵列几其X、Y向译码电路、电源泵/定时、串行多路调制器、数据寄存器和I2C总线控制逻辑的起始、结束、地址比较、串行控制、数据装入寄存器和输出、应答逻辑电路组成。电源泵的设置免除外设置的写入高压电源;数据寄存器保证了页写数据的装载空间;器件地址比较器用于辩识自己的从地址。 工作原理分四部分:      (1)从地址选择      AT24C08是I2C接口器件,按照Philips I2C接口器件地址分配具有地址1010。I2总线上挂接的存储器除了寻址字节(SLAR/W后)外,片内的存储空间地址采用了一个地址WORDADR字节的寻址,故片内寻址范围为256字节。AT24C08的存储空间为1K字节。    (2)页写功能      E2PROM写入时,总需要一定的写入时间(5~15ms),因此,在写入程序中无法连续写入多个数据字节。在E2PROM器件中设有一定容量的数据寄存器。用户一次写入E2PROM的数据字节不大于页写字节数时可按通常RAM的写入速度,装载至E2PROM中的数据寄存器中,随后启动自动写入定时控制逻辑,经过5~10ms,自动将数据寄存器中的数据同步写入E2PROM的指定单元中。AT24C08的页写字节数为16。    (3)页地址空间的“翻卷”     对应于页写字节数,数据寄存器分别有2、3、4位页地址。为字地址的地位部分。在写入时,写入数据按照字地址(WORDADR)的最低部分,定为在数据寄存器的页地址空间、数据寄存器地址的低位部分,溢出时不会向字地址的高位部分进位,这就造成写入数据在地址的“翻卷”。    (4)数据操作格式      1、E2PROM的写周期时序     由于页写功能的设置,I2C总线对AT24C08操作只体现对其数据寄存器的装载操作,在数据装载完毕,E2PROM接收到I2C总线发送的停止位后,自动启动一个内部同步的写周期,将数据寄存器中的数据写入E2PROM阵列中,在这个内部写入周期中所有输入皆无效。写周期结束后AT24C08才允许对总线响应。写周期时序如图2     (三)、LA76810的工作原理      LA76810在I2C总线控制下,完成对图像、伴音中频信号、视频和扫描信号的处理,电视中频信号经LA76810的5、6脚输入后,经内部图像中频AGC放大器放大,PLL锁相环解调后产生视频信号和第二伴音中频信号,第二伴音中频信号经PLL电路进行调频解调、音频放大、音量控制后从LA76810的1脚输出音频信号提供给伴音功率放大电路。视频信号从46脚输出后再从44脚返回,经过PAL、NTSC制式解码处理、画质改善处理电路以及R、G、B矩阵解码电路从19、20、21脚输出R、G、B基色视频信号,送入视频放大器放大后,在彩色显像管阴极产生激励信号,完成彩色图像传送功能。LA76810的行、场扫描小信号产生是通过4MHZ时钟信号分频锁相完成的,不需外接行振荡晶体;视频信号经同步分离电路处理后,分别得到行、场同步信号,实现行、场扫描同步功能;产生的行、场激励脉冲信号分别从23脚输出场扫描激励信号,27脚输出行扫描激励信号。      (四)、CD4052工作原理        CD4052多路逻辑数字电路集成开关,用于选择与混合模拟信号和数字信号,控制端子的数字信号经逻辑电平变换后,可实现小的逻辑幅度切换大的信号幅度功能。CD4052的逻辑控制端为6、9、10脚,当6脚为低电平时,通过控制9、10脚电位变化使公共端子为13脚和3叫分别与其他脚位接通,达到信号选通的目的,当6脚为高电平时,无论9、10脚电位如何变化,13、3脚都不与其他脚位相通。     三、CD2518彩电的功能     1、 语言功能,屏幕显示的字符可以中英文切换。    2、 日历功能,处于中文OSD显示时,将会出现农历,处于英文OSD显示时,则不出现农历。    3、 游戏功能。    4、 幸运选号操作,进入选号菜单后选中“选号范围”或选号数量,用音量功能键来改变设定值,由MCU随机选出号码。    5、 选择超强接收功能。    6、 彩色自动识别,根据需要选择不同制式、伴音等功能。    7、 选择童锁、ZOOM、菜单背景等功能。    8、 立体声、重低音或耳机选择功能。    四、结束语     利用I2C总线控制系统设计彩电,可以使线路板面积减小,控制功能增加,故障率低;软件取代硬件,消除了电位器老化、接触不良的故障隐患,使整机稳定性提高;功能模块的设计,十分方便地增加或减少单元功能电路,使得产品升级换代快;多重主控,使生产和检修调试自动化,提高了生产效率;数据的双向传输,消除了电路失控现象,使故障判断能力提高。

    消费电子 i2c cd 总线控制 2518

  • 高性能VGA芯片AD8367原理及应用

     摘要:AD8367是AD公司推出的新型VGA芯片,该芯片采用单端输入、单端输出方式,可在500MHz以下的任意频率下稳定工作。文中介绍了AD8367的特点、工作原理及使用注意事项,并在此基础上给出了几种典型应用电路。     关键词:VGA;AGC ;AD8367 1 主要特点 AD8367是AD公司推出的一款可变增益单端IF放大器,它使用AD公司先进的X-AMP结构,具有优异的增益控制特性。由于在片上集成了律方根检波器,因此,它也是全球首枚可以实现单片闭环AGC的VGA的芯片。该芯片带有可控制线性增益的高性能45dB可变增益放大器,并可以在任意低频到500MHz的频率范围内稳定工作。 AD8367具有以下主要特点: ●单端输入、单端输出; ●输入阻抗为200Ω、输出阻抗为50Ω; ●3dB带宽为500MHz; ●输入端为零电平时,输出端电平为电源电压的一半,且可调; ●具有增益控制特性选择和功耗关断控制功能; ●片上集成了律方根检波器,可以实现单片AGC应用; ●增益控制特性以dB成线性; ●可以通过外部电容将工作频率扩展到任意低频。2 工作原理 AD8367的功能框图如图1所示,该芯片主要由可变衰减器、固定增益放大器和律方根检波器组成。它的输入级是总衰减量为45dB的可变衰减器,其中包含一个200Ω单端梯形电阻网络和一个高斯内插器。该电阻网络由每级衰减量为5dB的9级衰减网络组成,并可由高斯内插器选择衰减因子,每级梯形网络以固定的分贝数衰减输入信号。当衰减量不是5dB的整数倍时,在控制电压的作用下,相邻两个衰减节点均会导通,通过离散节点衰减的加权平均值来获得与控制电压相对应的衰减量,并以这种方式获得平滑、单调的衰减特性。它在大于40dB的增益控制范围内,工作频率为200MHz时,可提供优于±0.5dB的线性误差,而在400MHz时可提供优于±1dB的线性误差。 紧跟衰减器的是固定增益放大器,该放大器主要用于保证AD8367具有42.5dB的增益和500MHz的带宽,它实际上是一个具有100 GHz增益带宽积的运算放大器,因此,当其工作在高频时,仍具有良好的线性度。 AD8367在输出端集成了一个律方根检波器,可检测输出信号电平并与内部设置的354mVrms电平(对应于1Vp-p的正弦波)相比较。当输出电平超过内部设置电平时,将产生一个差值电流。用接在DETO脚和地之间的外部电容CAGC(包括5pF的内建电容)对该电流进行积分可产生与接收信号强度成比例的RSSI电压,这样,在AGC应用时,该电压可以用作AGC控制电压。 AD8367最适合工作在200Ω阻抗系统,并可通过电阻或电抗无源网络来实现与其它通用阻抗系统(从射频系统的50Ω到数据转换器的1kΩ)的转换。一般情况下,转换网络的设计选择取决于特殊的系统要求,如带宽、回损、噪声系数和绝对增益范围等。 AD8367内含无源可变衰减器和固定增益放大器,其电路噪声和失真性能均是增益和控制电压的函数,且输入折合噪声随衰减量成比例增加。电路在最大增益时具有最小为7.5 dB的噪声系数,增益每降低1dB,噪声系数增加1dB。在接收系统中,如果接收到的信号很弱,则会有最大增益和最小噪声系数;而当接收到的信号电平较高时,系统将具有较低的增益和较大的噪声系数。因此,电路噪声系数随增益的变化不会对系统造成明显的影响。电路的失真性能与噪声性能相类似。当AD8367工作在200Ω源阻抗系统时,它的输出级是一个低输出阻抗电压缓冲器,此时具有50Ω阻尼电阻,可以降低对负载电抗和寄生参数的敏感性。3 典型应用 3.1 通用VGA放大器 AD8367是一款通用型VGA放大器,适合于大控制范围的压控增益应用。由于其具有从任意低频到500 MHz的工作带宽,它不但可以处理高达500MHz的高频信号,而且可以通过频率扩展来适应音频系统。图2所示是AD8367在VGA工作时的基本连接电路。图2中,电路增益AV与控制电压VGAIN成正比。由于AD8367的增益控制率为50dB/V,所以,在VGAIN以V为单位时,电路增益AV可由下式计算: AV=50VGAIN-5 当电路的线性增益控制范围为-2.5dB~42.5dB时,从上式可以推算出VGAIN所对应的取值范围为50mV~950mV。 将电容器CHP 连接到抵消信号路径dc平衡变化的内部漂移控制环,可设置信号通道的高通截止频率。在不使用该电容时,可由内部电容提供一个500kHz的缺省高通截止频率。CHP与高通截止频率的关系式为: fHP=10/(CHP+0.02) 式中,fHP的单位为kHz,CHP的单位为nF。这样,只要增大CHP的值就可以将AD8367扩展应用到音频领域。 3.2 用作AGC放大器 利用内部集成的精确律方根检波器,AD8367可以方便地配置成单片AGC放大器,其基本连接如图3所示。AD8367用作AGC放大器时,需选择反向增益控制模式。当输出信号的有效值超过354mV时,检波器将以20mV/dB的比例从DETO端输出与输入信号成比例的RSSI电压。将该RSSI电压作为AGC控制电压加到增益控制端GAIN,便可构成控制率为20mV/dB的简单单片AGC放大器。当使用低于5V电源时,检波器的输出起点和比例都不会发生变化,即电源电压在2.7V~5.5V的范围内变化时,电路的AGC特性能够保持不变。 按图3的连接方式,在大于35 dB的输入范围内可以获得优于0.1dB的控制线性度。电路的时间常数τAGC可简单地由AGC电容CAGC设定。事实上,τAGC是由AGC电容CAGC和10kΩ的片上等效电阻RAGC共同作用的结果。所以,时间常数如下: τAGC=RAGCCAGC    需要说明的是:采用误差积分技术的AGC环存在一个共同的弱点,当用一个逐渐增大的信号驱动时,AGC控制电压增加会降低增益。当增益降低到它的最低值后,与输入成比例的控制电压增加将对增益不产生影响,因而将造成输入过载。实际上,用AD8367配置成的AGC放大器也存在输入过载的问题。由于它的最小增益为-2.5dB,因此,输入幅度超过起控点2.5dB以上的输入都会造成过载,也就是说,输入信号功率超过+6.5dBm均会造成输入过载。因此,实际使用时,最好将最大输入电平控制在低于过载电平5dB处,以形成一定的过载保护带。 在AGC应用时,同样可以通过频带扩展应用到音频领域,当CHP高至1μF时,电路便可处理频率低至10Hz的音频信号。将图2中的CHP、C4、CAGC的取值改为1μF后即可构成一款高稳定、低失真的音频稳幅电路。 当需要的AGC起控点不同于电路内部的设定值时,应使用外部检波器。利用输出端检出的直流电平经放大、分压后加到增益控制端,便可获得需要的AGC起控点。 3.3 信号功率检测应用 使用律方根检波器的另一个好处是其输出作为RSSI电压来反映信号功率,从而实现任何给定源阻抗的绝对功率测量。因此,AD8367还可以作为功率检测芯片来设计功率计,或者作为以分贝数读出的ac电压计。其功率检测范围为45dB。如不使用图2中的增益控制,从DETO端输出的RSSI电压便可作为输入信号功率的检测电压。在用于输入信号功率检测时,只有当输出信号电平达到354mVrms时才有指示电压输出。

    消费电子 性能 ad vga 8367

  • 语音处理芯片AC48105在低速语音编码设备中的应用

    摘要:AC48105是以色列AudioCodes公司生产的一种专用语音处理芯片,可用于完成低比特率的语音压缩编码解压和传真等功能。该芯片内含5路相互独立的复用信道,可以传输语音、传真和数据信息,带有的16位DSP内核可提供多种语音编码格式。文中结合该芯片在低速语音编码设备中的应用,详细介绍了其工作模式及配置方法。     关键词:AC48105;DSP内核;工作模式;语音压缩编码 AC48105是AudioCodes公司生产的一种专用语音处理芯片,它具有低比特率的语音压缩编码、解压和传真等多种功能,内含5路相互独立的复用信道,可以传输语音、传真和数据信息。芯片内核为16位的DSP,其中固化有芯片本身所提供的各种编码操作格式。文中将主要介绍AC48105在低速语音编码设备中通过配置DSP内核来实现语音压缩和解压功能的具体方法。 1 主要性能 语音压缩编码是相对于64kbps的PCM(脉冲编码调制)常规语音编码而言的。近年来,低比特率语音编码的研究取得了较大的飞跃,目前甚至出现了速率在1kbps左右的语音编码算法。而专用语音处理芯片AC48105能提供多种低比特率的语音编码格式及服务,具体内容如下: ●基于G.729(附A)协议的8kbps CS-ACELP语音编码; ●基于G.723.1协议的6.3/5.3kbps MP-MLQ语音编码; ●基于G.726/G.727协议的16~40kbps ADPCM和E-ADPCM语音编码; ●基于G.711协议的64kbps μ律/A律PCM语音编码; ●6.4、7.2、8.0、8.8、9.6kbps的NetCoder语音编码; ●基于G.729(附B)协议的静音抑制,包括语音激活检测(VAD)和舒适噪音发生器(CNG);图1    ●基于G.723.1(附A)协议的VAD和CNG静音抑制。 AC48105的主要特性有: ●可进行自动语音/传真/数据切换; ●损毁封包自动修复; ●G.168/G.165的自适应回声抑制; ●带有E&M,AB,ABCD的接口; ●具有信道内信号的传输(CAS)功能; ●可对TIA 464B DTMF信号进行检测及再生; ●带内信号传输(IBS),包括MF R1,R2,SS-4,SS-5,AC15和呼叫过程; ●具有可编程音频信号传输功能; ●可控制输入、输出增益; ●片内带有PCM的高速接口,可支持T1,E1和Multiple E1格式; ●具有并行主机处理器接口; ●可实时全双工工作。2 芯片工作模式和命令 AC48105的内核是16位的DSP,其中固化了多种编码操作。其DSP内核与外部主机的数据交换可通过8根复用的地址/数据总线来实现。AC48105有如下四种工作模式: (1) 重置和内核下载模式(Reset/Kernel Down-load Mode); (2) 编程下载模式?Program Download Mode?; (3) 初始化模式?Initiation Mode?; (4) 运行模式(包括闲置状态和激活状态)(Run Mode(Idle State and Active State))。 上述四种模式一起组成了芯片完整的操作流程。图1是其工作模式序列图。    ●重置和内核下载模式 上电时,该模式启动,当重置信号被激活(RESET管脚箝制在低电平)时,其内核代码被下载到AC48105中。 ●编程下载模式 编程下载模式的启动需同时满足两个条件,一是主机设置AC48105中的HPIC寄存器,使HINT信号变为高电平;二是内核下载成功。 编程下载结束时,芯片自动进入初始化模式。 ●初始化模式及命令 处于该模式时,主机发出的命令对芯片每个通道的初始化模式均有效。其主要的初始化命令及命令格式分别如表1、表2所列。表1 主要初始化命令 命  令  名  称 操作码值(Opcode Value) 信号(Signaling) PCM命令 00h 不相关 Run命令 01h 不相关 Debug命令 03h 不相关 MSIG命令 04h 不相关 Extended Signal命令 06h 仅当ES=1 Call Progress命令 07h 仅当ES=1 用户自定义音频命令 08h 仅当ES=1 表2 初始化命令格式 Frame Title(帧结构) Bit Number(位结构) 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Syns Header(同步头) 0 ID(识别号) AAh Command Header(命令头) Length(长度) OPCode(操作码) Parameter 1(参数1)   ……   Parameter n(参数n)   Checksum Footer(校验和页脚) 0 Sequence Number(序列号) Checksum(校验和) 每个命令都有一个同步头AA h。命令头中,操作码用来表示命令的类型,长度域则用于表明命令的字节数(16进制)。 当主机发出Run命令后,芯片就进入运行模式。 ● 运行模式(包括闲置状态和激活状态) 芯片一旦进入该模式,所有的通道都被置为闲置状态,此时主机便开始为每个通道设置运行参数。当某通道处在闲置状态时,它所占有的时隙一般不会丢失。 与初始化模式不同的是,运行模式中的命令都只是针对单个通道有效。 如果系统中有多个AC48105芯片,主机必须依次对各芯片进行配置。表3所列为闲置状态的命令格式。表3 闲置状态命令格式 Frame Title(帧结构) Bit Number(位结构) 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Sync Header(同步头) 00h AAh Command Header(命令头) Length(长度) OPCode(操作码) Parameter 1(参数1)   ……   Parameter[(Length-4)/2](参数(Length-4)/2])   从闲置状态进入激活状态后,数据包将在每个帧间隙内通过激活通道,在AC48105和主机之间传输。对于语音传输来说,帧间隙长度由现行的语音编码方式和数据包有效载荷的块数决定。3 芯片与主机接口(HPI) HPI(Host Port Interface)是一个8位的并行接口,主机可以通过HPI访问语音芯片内部的存储器。由于语音芯片的内核是16-bit的处理器,因此,为了协调主机与AC48105之间的数据传送,HPI会自动将来自片内存储器的数据由字转换为两个字节的形式,同样它也会在向片内存储器写入数据之前,将两个字节的数据压缩成字的形式。HPI可以访问的片内存储器为2kB,地址为1000H~17FFH,同时主机也可以通过HPI访问这些地址,有关地址的分配如表4所列。表4 HPI地址分配 地  址  范  围 寄存器/缓冲区 寄存器内容 1000 内核下载缓冲 - 104B 导入状态寄存器 满包=0,空包=1,校验和错误=2  104C 程序下载块缓冲区 - 166D 存储包数量缓冲区 范围为0-15 166E 主机读包状态缓冲区 满包=0,空包=1 166F 主机写包状态缓冲区 满包=0,空包=1 1670-1737 主机写包缓冲区   1738-17FF 主机写包缓冲区   实际上,HPI只需对片内存储器的4个寄存器进行访问即可,这四个寄存器分别是:控制寄存器,地址寄存器和数据寄存器,其中数据寄存器分为地址自动累加和地址不影响两种。 4 在数字程控交换机中的应用 4.1 系统简介 低速语音编码和数据交换设备能够完成的功能主要是实现基于数字交换的30路本地用户通话;5~14路局间语音交换、语音压缩及复接、速率在64k、128k、256k可调、电话会议、全部话务员功能以及实现微机监控等。该设备全部采用模块化设计,按功能可以分为以下几个模块:交换及控制模块、用户电路模块、语音压缩及复接模块和稳压电源及接口部分。各个模块之间的关系如图2所示。 4.2 语音压缩模块的工作原理和工作流程 该模块使用了3片AC48105芯片,每片芯片可配置成5个独立通道,对应着5个时隙,这样,3片芯片一共可以处理15个时隙信号,分别对应15个中继用户信息。同时每片AC48105还外带一片SRAM,用于为其内部的DSP运算提供所需的空间,但主机对SRAM不做额外地控制。 本系统中,主机采用Atmel公司的AT89C52单片机,其中P0口作为数据/地址低8位复用;P2口作为地址的高8位使用,该设计只用到了A8、A9、A13、A14、A15;P1口的P1.0、P1.1、P1.2分别用作三片语音压缩芯片的复位信号,P1.3作为压缩芯片的读/写复用信号。同时,压缩芯片的分离读信号和写信号分别接单片机的读、写控制口(即P3口的P3.6和P3.7)。单片机可通过高位地址译码访问三片语音芯片,具体操作为:在FPGA中将A15、A14和A13接3~8 译码器,000时选通语音芯片A,001时选通语音芯片B,010时选通语音芯片C。    采用的编码协议为G.729。该协议中以10ms为一个语音帧,每帧包含80个样本,这80个样本已经不是普通的语音信号,而是一些CELP模式的参数,包括线谱对、自适应码本延迟、基音延迟奇偶性、固定码本指标、固定码本符号、码本增益(第1级)、码本增益(第2级)等,对这些参数进行编码并传输之后,即可在译码器端,用于恢复激励与合成滤波器的参数。这样,在加电后,语音芯片开始加载其所需的两个软件程序代码:内核代码(kernel code)和程序代码(program code),这两个文件共占用122k Bytes的空间,可选一片Atmel的AT28C010-128k×8的E2PROM存储器来存储,对E2PROM的访问可通过A15、A14、A13的译码和单片机的读信号来得到。值得注意的是,单片机对E2PROM的寻址必须顺序执行,两个软件按顺序从E2PROM的首地址开始放置,当两个软件顺序下载到一片语音芯片之后,在FPGA的内部将产生一个硬件清零,从而使E2PROM的地址指针再次指向首地址处,以用于下一片语音芯片的下载。在对3片AC48105进行正确加载后,单片机开始配置其工作状态,而后执行压缩/解压操作。由于每片语音芯片的内部只能存放15包数据,即每路通道有3包数据,每包代表10ms的语音帧,因此单片机需要在足够有效的时间段里依次轮询三片语音芯片,否则就会出现漏包而造成较大的数据流失。所以,单片机与3片语音芯片的数据交换需要一个缓冲区。本系统中,这个缓冲区由FPGA内部的双口RAM来完成,双口RAM写入与读出数据的时钟可以不相同,这样可保证写入与读出数据时相互不受影响。 当在闲置态运行激活命令时,语音芯片就进入激活态,此时语音芯片开始和单片机进行数据交换。在G.729协议下,每包数据代表10ms的语音数据(称为一个语音帧),一共80Bytes,当单片机向语音芯片写入待压缩数据时,需要在每个语音帧的帧头加16Bytes的命令头,中间是语音数据,末尾还要加上0~4Bytes的后缀。反之,当单片机从语音芯片中取出已解压的数据时,每个语音帧的帧头也有由语音芯片的DSP内核产生的16Bytes状态头,紧接状态头的是语音数据,末尾是0~4Bytes的后缀。

    消费电子 芯片 ac 语音处理 48105

  • 基于MSP53C392的语音合成系统

    摘要:介绍一个基于单处机和MSP53C392的通用语音合成系统;能根据需要,利用多种语音压缩算法无缝地混合匹配,用以优化语音质量和存储容量。     关键词:MSP53C392语音处理器 单片机 语音压缩算法 语音合成 随着语音处理和合成技术以及大规模集成电路的快速发展,语音合成不断地产品化,不同厂商推出了用各种不同原理实现的语音合成器件。本文介绍一种性价比较高的,由TI生产的MSP53C392被动式合成器,它是由单片机控制的语音合成系统。该系统的优点:①无需开发语音数据代码,且由于MSP53C392语音处理器被设计成目录式,可以让用户快速地把语音系统推上市场;②能利用多种语音压缩算法无缝地混合匹配,用以优化语音质量和存储容量。 1 系统原理 由MSP53C392构成的语音合成系统的原理如图1所示,利用PC机和TI的专用软件对语音数据进行转换和压缩,然后下载到Flash存储器中。用单片机通过查表和散转读取语音数据,再送MSP53C392合成输出语音,经滤波、功率放大后驱动扬声器。2 硬件设计 2.1 MSP53C92语音合成器 美国德州仪器公司生产的语音合成芯片,接受来自主处理器的压缩语音数据,并由此产生语音或音乐。器件的特性如下: ①可直接驱动32Ω扬声器。 ②在休眠方式下,最大待机电流仅10μA。 ③片内集成有各种语音合成算法,用户可以根据要求选择从低数据率到高质量合成程序以适应各种不同的应用。支持的算法包括: *LPC 5220的LPC D6格式——在8kHz的采样频率时,数据率分别为3.0Kbps和1.5Kbps。 *MELP Ver4.1——在8kHz的采样频率时,数据率为2~3.5Kbps。 *CELP V3.4——在8kHz的采样频率时,数据率可在4.2Kbps、4.8Kbps、6.2Kbps、8.6Kbps、10.7Kbps中选择。 *8位PCM——在采样频率8kHz时,数据率为64Kbps。FM II用于双通道乐器合成的频率调制: *可用软件选择8kHz或10kHz的语音采样频率; *有不需要接任何外部元器件的内部时钟发生器; *有数字音量控制。 MSP53C392引脚及定义如图2所示. 2.2 硬件电路原理 主处理器利用检测方式与合成器进行通信,3根控制线,8根数据线。数据被写入合成器中,合成器的状态被读回。下面以89C51实现控制为例,用89C51的P0口与MSP53C392的8位数据线相连,用P1口P1.0、P1.1和P1.2分别接MSP53C392的R/W、STROB和INIT端子。89C51与合成器的接线图如图3。 2.3 软件控制图3     压缩数据通过检测的方法传送MSP53C392和从其读取数据。读操作的步骤如下:①89C51使合成器的R/W为高电平。②使合成器的STROB的高电平,并且去读回BUSY和EOS的状态。(A,如果BUSY信号是高电平,则合成器不忙,准备接受一次写操作;否则,没准备好接受写操作,继续重复读操作,直至BUSY为高电平。B,如果EOS信号是高电平,合成过程已经到达语音数据流的结束码,89C51停止传送数据,使合成器复位。)③89C51使合成器的STROB为高电平,写操作的步骤如下:①89C51根据BUSY的状态判别合成器是否已经准备好;②89C51使R/W变为低;③89C51向数据线发送数据;④89C51给STROB发送一个上升沿,使数据锁存在合成器输入锁存器中。 2.4 输出电路 合成器有两个D/A转换输出引脚DAC+和DAC-。其输出有两种方式:方式1,可以直接驱动32Ω的扬声器;方式2,驱动一个运放,如图4所示。虚线框内为一级低通滤波器,100kΩ电位器用于音量调节。 3 软件部分 (1)语音合成系统控制软件图4     固化在单片机中的语音合成系统控制软件主要功能是:对系统进行初始化,检测键盘,根据不同按键以决定读取不同的语音段装数据,与语音合成器进行通信,传送语音数据,完成语音合成器件的复位和其它控制,完成语音合成器件的复位和其它控制。89C51与MSP53C392之间数据交换程序流程如图5所示。 (2)语音合成软件 用于控制语音合成器分离语音参数,译码、插值和D/A转换的程序,无须编写,已经固化在合成器中的ROM中。 (3)数据的转换和压缩程序    由于合成器只能支持相应的算法,所以对于已有的语音文件必须对之进行处理。例如,采样频率为44.1kHz CD音质的文件,WAV文件的语音文件进行预处理。首先,对之实现重新抽样的功能,例如,用COOL EDIT和GOLDWAVE这类程序就可以实现这样的功能,通过GOLDWAVE软件进行低通滤波,使其频率宽为4kHz或5kHz,然后以8kHz或10kHz的频率重新抽样;同时,对容量进行调节,以16位单声道PCM的数据格式保存,其次,利用TI的SDS3000软件把数据转换成MELP或CELP格式,或WINSDS工具把数据转换成LPC格式。 至于产生双声道立体声音乐,可用MD2FM.EXE把MIDI(.mid)格式的转换成FM格式。

    消费电子 msp c392 392 53c

  • 采用AudioDJ技术的音频播放芯片OZ168及其应用设计

    摘要:CD/DVD ROM目前已成为便携式电脑的标准设备,OZ168芯片采用AudioDJTM技术,可保证在电脑不开机的情况下欣赏CD音乐,从而将便携式电脑转变成随身携带的CD机,这一方案可大大降低电脑电池消耗,最大限度地延长工作时间。文中介绍了OZ168的主要特点、结构功能,给出了其应用电路。     关键词:AudioDJTM技术;CD播放;便携式电脑 1 引言 OZ168是O2 MICRO公司生产的专用便携式电脑音频播放芯片。目前,便携式电脑几乎都将CD/DVD ROM作为标准配置,正常情况下,在便携式电脑上播放CD音乐都需要先将系统开机,用Window-sTMMedia Player或其它媒体播放软件来播放。为了简单的功能去开启系统,而消耗大量的电池电力,这无疑会为正常的移动办公带来电池电力不足的压力。AudjoDJTM技术能使便携式电脑用户在随时欣赏CD音乐的美妙的同时,无需顾虑电池的容量限制,OZ168器件的专用隔电措施可保证只提供CD/DVD ROM等少部分系统工作电源而将电脑其它部分关闭,从而大大降低电脑的电池消耗,最大限度地延长电池工作时间。图1是OZ168的工作系统框图,它的主要功能和特点如下:    ●具有三种工作模式:CD播放模式、直接播放模式、直通信道模式; ●具有三种电源管理方案:自动省电工作模式、休眠模式、待机模式; ●支持2位CD音轨数码显示,可用LCD显示STOP,Play?Pause?Search等状态; ●在CD播放模式时,可通过ATAPI协议来控制CD/DVD ROM的各种工作状态; ●支持CD/DVD ROM DMA功能,从而使数据传输的速率更快; ●AudjoDJTM技术可保证系统的最小软件支持; ●具有CD高品质音响效果。2 工作模式 OZ168有CD播放(CD Player Mode),直接播放(Direct Mode)和直通信道(PASS Through Mod)三种工作模式。而且芯片会根据计算机不同的工作状态自动进入相应的工作模式。 2.1 CD播放模式 当系统在CD播放模式时,整个系统只有CD ROM和音频放大器两大部分需要电源,系统其它部分被关闭,此时CD ROM左右声道音频信号直接传送至音频放大器,从而保证了在不开机状况下播放CD。在CD Player模式下,OZ168可通过ATAPI协议直接控制CD/DVD ROM的状态以及播放CD Track的音轨。OZ168音乐播放键功能如下: (1)通过Player、Pause、NEXT TPK、PREV TRK、STOP EJ ECT等操作,可使用户选择自己喜欢的音乐。 (2)通过ATAPI接口,可在CD Player工作模式下,直接通过ATAPI命令控制CD ROM的工作状态。ATAPI既能提供表1所列的控制命令,也可自定义一些控制命令。ATAPI设备?如CD/DVD ROM?支持OZ168工作中的所有ATA专用协议和控制指令。图2是CD播放模式的工作状态图。表1 ATAPI指令控制表 命  令  控  制 操  作  码 Mode sense 5Ah Pause/resume 4Bh Play audio MSF 47h STOP 1Bh Read TOC 43h Request sense 03h Read sub channel 42h Test unit ready 00h Unlock 1Eh 2.2 直接播放模式 直接播放模式时,系统实际已进入开机状态,此时用户依然可以用各种功能键控制CD播放。当功能键PLAY PAUSE、NEXT TRK、PREV TRK或STOP_EECT被按下时,OZ168会发出中断INT信号,以改变中断状态寄存器?07h?的第8个字节。当OZ168有INT信号发出时,SMBUS Host会读取功能键寄存器?01h?以确定是哪一个键被按下时,此后,命令控制寄存器?03h?的Bit?ACK?字节将被重置,预定的AudioDJTM驱动程序和CD ROM驱动程序将直接对CD/DVD ROM发出相应的控制命令以控制CD/DVD ROM的动作。当OZ168控制命令结束时,OZ168将自动清除功能键寄存器和ACK字节的值。 2.3 直通信道模式 在PASS Through工作模式,OZ168在OS和所有系统设备之间被当作透明的部分,即设备和OS都“看”不到OZ168的存在,此时,OZ168只传送系统与CD ROM之间所有下达和反馈的命令,而OZ168不对这些指令和数据作任何变动,所有系统IDE总线信号直通至CD ROM IDE总线。此时,OZ168仅被用作系统与CD ROM之间进行数据/命令传输的信道。3 内部结构 OZ168的内部结构图如图3所示,下面对其主要组成模块作一介绍。 3.1 状态控制器模块 OZ168的三种工作状态主要通过状态控制器来选择,状态控制器通过检测PAV EN、PC SYSTE-MOFF()和Direct Mode register()的输入信号来确定进入那种工作模式。当PAV_EN为1且PC SYSTE-MOFF为1时?OZ168将发出PWR CTRL信号以开启CD ROM和音频放大器的电源,并配合功能键控制器通过ATAPI协议直接控制CD ROM的工作状态,此时OZ168进入CD Player模式。状态控制器模块的输入逻辑信号与相关的状态如表2所列。表2 状态控制器与工作模式状态表 工作模式 PAV-EN信号状态 PCSYSTEM-OFF信号状态 Direct Mode信号状态 CD Player 1 1 x Direct Mode x 0 1 Pass Through x 0 0 Power Off 0 1 x 3.2 功能键控制模块 在CD Player模式和Direct模式,当有功能键信号输入控制模块时,功能键控制器将重新填写内部寄存器,并将改动的寄存器信息传送至状态控制器模块。状态控制器接收并保存这些设置,同时将其转换成ATAPI协议控制指令,以直接控制CD/DVD ROM做出各种功能选择。 3.3 LCD状态显示模块 OZ168采用COM0,COM1及LCD?12……1?信号驱动LCD 2位7段数码管,从而显示当前音轨数及STOP、PLAY、PAUSE和Fast search等状态。COM0、COM1为LCD面板显示模块的第12组64Hz时钟驱动信号。利用LCD?12……1?12位显示数据信号,并配合COM0、COM1时钟信号可驱动3位7段数码管。图4所示是COM0、COM1的时钟驱动信号波形。4 设计实例 OZ168电压范围为-0.3V ~+6.0V,其输入电压应在-0.3~+0.3V之间,正常工作温度范围为0~70℃。图5是OZ168的一个应用实例,它的功能键输入信号PREV TRK、NEXT TRK、PLAY PAUSE、STOP EJECT等需接100pF的滤波电容,以防止由噪声干扰引起的误动作,PWR CTL信号接47kΩ下拉电阻可保证在RESET上升沿时PWR CTL为0,从而开启电源管理控制,PAVMODE/IDSEL引脚也应接下拉4.7kΩ电阻,选择SM BUS address ID为34h可以保证OZ168的输入电源稳定,Vcc端需接1个10μF的钽电容和1个0.1μF陶瓷电容做电源耦合电路。图55 结束语 本文设计的OZ168音频播放电路可作为参考设计电路使用,设计中未使用GPIO[1∶0]/VOL_UP/VOL_UP信号外接数字电位器的方式来实现数字音量调节功能,由于采用了高级电源管理技术,OZ168的电量消耗很低,其高兼容性的ATAPI接口规范可应用于各种品牌的CD/DVD ROM?而对于OEM厂商来说,也可以根据不同需求更改CD/DVD ROM配置,但并不影响PC兼容性,从而为系统配置带来了极大方便。同时也为用户提供了更大的升级空间。

    消费电子 168 oz 音频播放 audiodj

  • 音频功率放大器NCP2890的原理与应用

      摘要:介绍了安森美半导体(On Semi)公司A-B类音频功率放大器NCP2890的主要性能特点和基本工作原理,给出了用NCP2890设计音频功放的典型应用电路和设计方法。     关键词:NCP2890;A-B类;音频放大器 1 概述 NCP2890是安森美半导体(On Semi)公司推出的经济高效、功能齐备的音频系列产品中的第一款音频功率放大器,它是专为手机和PDA等电池供电的无线设备而设计生产的,是一种质量非常优秀的无线应用A-B类音频功率放大器,可为客户提供卓越的音频性能。该器件在具有出众的电源抑制比(PSRR)和总谐波失真加噪声(THD+N)特性的同时,综合了外部控制增益特征和可调式开机与关机延时功能,并具有“开机和关机”控制电路,能消除开启和关闭此类音频功率放大器时产生的可听噪声,可灵活应用于便携式音频设备的设计中。NCP2890允许锂离子或锂聚合物电池直接供电,因而省却了额外的低压降稳压器(LDO),同时减少了电路板的占用空间并降低了整体成本。2 芯片结构与性能参数 为满足特定市场的需求,NCP2890目前有Mi-crobump-9(2.25mm2)和Micro-8(14.7mm2)两种不同的封装形式,图1所示为其引脚排列图,各引脚的功能如表1列。 Microbump -9 Micro8 名  称 功    能 A1 4 INM 音频信号反输入端,外接Rf与Rin A2 5 OUTA 反相输出端,外接负载 A3 3 INP 同相输入端 B1 NA VM_P 接地端 B2 7 VM 接地端 B3 6 Vp 电源输入端,电压范围为2.2V-5.5V C1 2 BYPASS 外接旁路电容端 C2 8 OUTB 同相输出端,外接负载 C3 1 SHUTDOWN 关断控制端,低电平有效 NCP2890内部包括671个晶体管、1899个MOS门电路,因而具有极佳的音频性能,表2给出了NCP2890的主要性能参数。表2 NC2890主要性能参数 参    数 最  小 标  准 最  大 单  位 电源电压(Vp) 2.6   5.5 V 输出功(Po) 0.28   1.08 W 效率(η)   63   % 静态电流(Idd) 1.5 1.7 4.0 mA 总高次谐波加噪声(THD+N)   0.02   % 电源抑制比(PSRR V+)   -74   dB 信噪比(SNR)   84   dB 启动电压V(SDIH)   1.2   V 关闭电压(VSDIL)   0.4   V 启动时间(TWU)   285   ms 关闭时间(TSD)   385   ms 3 应用电路设计 图2所示为NCP2890音频功放的典型应用电路,由图2可见,NCP2890外围只有用来调节增益的两个电阻、一个输入耦合电容、一个旁路电容等少数几个元件,因此所需外围器件极其简单。 3.1 电路工作原理 NCP2890内含两个完全一样的功率放大器,输入的音频信号经第一个功率放大器放大后从OUTA输出。电压增益由外接电阻Rf与Rin的比值决定。放大后的音频信号再经增益为1的第二个功率放大器进行反相放大,并从OUTB输出。由于OUTA端与OUTB端输出的音频功率信号大小相等、相位相反,且两个输出端(OUTA和OUTB)的直流静态电位相同(Vp/2),所以,扬声器可以直接连接到OUTA与OUTB端,而不用增加输出耦合电路。两个功率放大器的输出级均采用PMOS和NMOS晶体管特殊设计而成。正常导通时,其沟道电阻小于0.6Ω,因而其输出波形失真非常小。 一般的功率放大器在开启和关闭过程中会产生人耳可听到的噪声,为了消除这种可听噪声,在NCP2890内部专门设计了消噪声电路。开机时,逻辑高电平加到开关控制端,旁路电容Cby上的直流电压值开始按指数规律增加,当电压值达到共模电压值(Vp/2)时,开始输出功率(此过程大约50ms);而关机时,控制端接低电平,负载被连接到接地端,输出功率为零,此时电路的直流静态电流小于100nA。 3.2 电路元件参数设置 Rin与Rf用来设置放大器的闭环增益,为了优化NCP2890的性能,放大器的闭环增益应该设置在较低的水平,此时THD最小,信噪比最大,频率响应范围最宽。所以在多数情况下,放大器的闭环增益一般设置在2~5之间,因此,输入电阻(Rin)的取值D在20kΩ比较合适,而Rf则用来调节闭环增益以控制输出功率。 输入耦合电容Cin用来隔离放大器输入端的直流电压,同时可与Rin组成一个高通滤波器,但它会影响滤波器的下限截止频率。为了使低频信号不至于衰减过大,理论上,Cin应该取较大的值,而较大容量电容的充放电时间较长,因此,需要较长的时间才能使输入端的静态电位达到Vp/2,而这易使输出端产生开机噪声。所以,在多数情况下,Cin的取值一般在0.1~0.39μF之间比较合适(Rin=20kΩ时)。 旁路电容Cby是共模电压(Vp/2)的滤波器,是决定开机时间的长短、减少开机噪声的一个关键元件,在多数情况下,旁路电容Cby取1.0μF比较合适。    R1和R2组成的分压电路用于产生芯片的启动电压,一般R1取值100kΩ,设计时可根据电压值来选择R2的阻值,只要使分压值约大于1.2V即可。 3.3 使用注意事项 当电路达到最大输出功率?Porms=1.0W,Vp=5.0V,RL=8.0Ω?时,负载上的峰值电流为500mA。为了防止输出负载断路时产生过大的输出电流,芯片内设置了输出电流检测电路,它可将最大输出电路限定为800mA。这样,一旦输出电流超过800mA时,输出端的四个MOS晶体管将被门控电压关断而不再输出电流。 当芯片温度超过160℃时,内部放大器将被关闭而停止工作,直到温度低于140℃时,内部放大器才重新启动开始工作。 尽管NCP2890内部含有过流和过热保护电路,但是在使用时,一定要注意供电电源电压不能超过其极限值,以免造成芯片损坏。

    消费电子 原理 音频功率放大器 ncp 2890

  • 数字视频解码器SAA7110

     摘要:SAA7110是Philips公司生产的可编程前端视频解码器,它可将输入的视频信号转换为YUV数字信号。文章介绍了SAA7110的主要特点、结构原理和引脚功能,比较了SAA7110与SAA7110的不同之处,给出了应用中应注意的重点引脚,最后介绍了它的应用连接和一个图像采集系统的应用结构。     关键词:SAA7110;视频解码;图像处理 视频解码器SAA7110是Philips公司生产的可编程前端视频解码器。与SAA7111相比,两者尽管有些管脚信号相似,但仍有较大的差别,需要在实际应用中给予足够的重视。国内做视频采集或图像采集的大多用SAA7111,而提到较多的SAA7110则未见多少资料对其进行详细论述。在产品生产上,只有个别国内公司(如北京嘉恒中自图像技术有限公司)使用该芯片。基于科研和实践需要,本文对SAA7110的主要特点、结构功能、引脚应用等作一详尽论述。1 主要特点 SAA7110的主要特点如下: ●具有6路模拟输入(4×CVBS、3×Y/C或二者相结合); ●带有3路模拟处理通道; ●内置3路抗混叠滤波器; ●可将2路通道模拟信号相加; ●内含2路8位CMOS视频A/D转换器; ●对所选择的CVBS/Y通道可编程为静态增益控制或自动增益控制; ●可进行白峰控制; ●可对PAL B/G、NTSC M、SECAM制式进行亮度和色度处理;    ●可全程HUE控制; ●可自动进行50/60Hz场频检测以及标准PAL和NTSC、强制SECAM之间的自动转换; ●对所有制式可实现行、场同步检测; ●对于PAL制式可用UV信号延迟线来校正色度信号的相差; ●YUV总线支持以下数据率: —780×fh=12.2727MHz,60Hz(NTSC); —944×fh=14.75MHz,50Hz(PAL/SECAM); ●数据输出格式有YUV 4:1:1(8bit)和YUV 4:2:2(8bit)两种; ●用户可编程进行亮度峰值孔径修正; ●所有制式可用同一频率电路晶振(26.8MHz); ●具有实时状态信息输出(RTCO);图2    ●可对YUV总线进行亮度、对比度、饱和度(BCS)控制; ●输出引脚有一个用户可编程通用转换开关; ●在片可进行时钟产生电路(CGC)和外部CGC(SAA7197)之间的转换; ●具有上电控制功能; ●带有可控制的I2C总线; ●与CCIR601标准兼容。2 结构原理及引脚功能 2.1 结构原理 SAA7110的功能框图如图1所示。下面对方框图中的主要部分进行功能说明。 (1)模拟输入处理 SAA7110有6路模拟信号输入,2个模拟主通道有箝位电路、模拟放大器、抗混叠滤波器、视频CMOS A/D转换器组成。另一路模拟通道也含有箝位电路、模拟放大器、抗混叠滤波器,且能被加到或在A/D转换前直接转换到两个主通道上。    (2)模拟控制电路 箝位控制电路控制着模拟输入信号的正确箝位。高频耦合电容器用于存储和过滤箝位电压。对于亮度或CVBS信号,通常的数字箝位标准是64,而色度信号则是128。增益控制电路通过总线产生3路模拟放大器的静态增益标准,也可以通过内置的自动增益控制(AGC)电路控制其中的一路。AGC的作用是将CVBS或Y信号放大到所需的信号幅值,以使之与ADC输入电压范围相同。抗混叠滤波器要适合于时钟频率。垂直消隐控制电路用于产生总线可编程垂直消隐脉冲。在垂直消隐期间,增益和箝位控制无效。 (3)色度电路 8位数字色度信号经过输入接口后可通过色度带通滤波器来减少直流分量,然后送到正交解调器的乘法输入端。在来自局部振荡器DTO1(离散时间振荡器)的2个副载波信号中,副载波信号的相位偏移为90°,频率则由当前所输入视频信号的色彩制式所决定。对于所有PAL和NTSC信号,乘法器可作为正交解调器来使用;而对于SECAM信号,乘法器则作为降频混频器来使用。两个乘法输出信号转换为连续的UV数据流后,可用于2个低通滤波器级,然后再加到增益可控放大器。最后的一个多路复用低通滤波器将与前级一起用来设置所需的带宽。PAL和NTSC原始信号流入梳状滤波器。SECAM原始信号则通过钟形滤波器(中心频率为0Hz)、相位解调器和微分器来馈送以获得频率解调的色差信号。将SECAM信号去加重后馈送到交叉转换中,可产生连续传输的色差信号。这些信号送到BCS(亮度、对比度、饱和度)处理后,它们将最终到达输出格式级和输出接口。图2所示是色度电路的工作过程图。 (4)亮度电路 8位亮度信号(数字CVBS格式或亮度格式(S-VHS、HI8))通过可变换的前置滤波器来馈送。高频分量的增强可以弥补损耗。色度陷波器(fc=4.43 MHz或3.58MHz,中心频率可选)可消除大多数色彩载波信号,因此,S-Video(S-VHS,HI8)信号必须正常通过。亮度信号的高频分量能够在两个具有可选传输性质的带通滤波器中得到增强(通过I2C总线控制锐度增加)。并能在可选的核心电路中再一次增强信号,然后将该信号加入原始(未提升)信号中。增强的亮度信号通过可变延迟馈送到BCS控制和输出接口。 (5)数字YUV总线 通过16bitYUV总线可从输出接口将数字信息传送到场存储体、数字彩色空间转换器(SAA7192 DCSC)或者视频增强模数处理器(SAA7165 VEDA2)。这些输出可由FEIN来控制。YUV数据率与LLC2相等。输出信号Y7~Y0是数字亮度信号的bit位。输出信号UV7~UV0是多路复用色差信号(B~Y)和(R~Y)的bit位。格式表中的时间帧是传输一幅完整取样所需的时间。通过HREF信号可控制该时间帧。通过将FEIN置低可获取快速使能。该信号同时可用来控制数字YUV总线的快速切换。而FEIN引脚为高电平时,则会强制将Y和UV输出变为高阻态。 (6)同步处理 当前置滤波后的亮度信号被送到同步级后。同步脉冲经过切分将送到相位检测器,在这里它们与细分的时钟频率相比较,并将其结果输出到环路滤波器,来储存所有的相差信息。可调节的输出信号HCL和HSY则由模拟前端的要求来产生。输出信号HS、VS、PLIN被锁至时间基准标记可确保其位于输入信号和HREF信号之间,这是因为电路的更进一步改进可能会改变整个处理延迟,因而并不推荐将它用在对输入信号的定时要求绝对准确的场合。用环路滤波器驱动一个振荡器可产生行频率控制信号LFCO。 2.2 引脚功能 图3所示是SAA7110的引脚排列图。各主要引脚的功能如下: SP:测试输入脚,(转换脚)正常操作时,该脚应当接地。 AP:测试输入脚,(动作脚)正常操作时,该脚亦应接地。 RTCO:实时控制输出。该脚用于配合HPLL、FSC-PLL的递增和PAL或SECAM序列信息。图4    SA:I2C总线从地址选择输入。在低电平时,若从地址为9CH,则写入;从地址为9DH,则读入。而在高电平时, 从地址为9DH时写入,9FH时读入。 SDA:I2C总线串行数据输入/输出。 SCL:I2C总线串行时钟输入。 VDD,VSS:分别为+5V电源和接地端。 AIXX:模拟输入脚。 AOUT:模拟输出脚。 LFCO:行频控制输出脚;该模拟时钟信号可用于驱动外部CGC;其频率是实际行频(7.375/6.13636MHz)的倍数。 LLC:行锁定时钟输入/输出脚,当CGCE为1,该脚为输出;CGCE为0时,该脚为输入)。 LLC2:行锁定时钟的2分频输入输出;FLLC2=0.5fLLC。CGCE为1时,该脚为输出;CGCE为0时该脚为高阻态)。 CREF:参考时钟输入/输出脚(CGCE=1时输出;CGCE=0时输入)。 RESET:复位信号,低电平有效。 CGCE:CGC使能输入脚,CGCE为1时,在片CGC有效;CGCE为0时,使用外部CGC模式,可使用SAA7197。 HCL:水平箝位输入/输出脉冲,可通过I2C总线PULIO位来编程:PULIO为1时输出;PULIO为0时输入。该信号可用于给模拟输入接口指示高电平箝位时间。通过对I2C 总线寄存器编程可控制高电平的开始和结束(只在输出模式)。 HSY:水平同步输入/输出,可通过I2C总线的PULIO位来编程:PULIO为1时输出;PULIO为0时输入。该信号可送到模拟接口。通过对I2C总线寄存器进行编程可控制高电平的开始和结束(只在输出模式)。 HS:水平同步输出。其正斜率位置可编程控制。 PLIN(HL):PAL不输出标识脚,解调PAL信号可发送换行信号 (PLIN=0)或非换行信号(PLIN=1),而在解调SECAM后,则可发DR行信号(PLIN=0)或DB行信号(PLIN=1)。通过使I2C总线的RTSE为0可选择PLIN功能(H-PLL输出锁定;高电平表示内部PLL已被锁定);而通过使I2C总线的RTSE为1可选择HL功能。 ODD(VL):奇偶场输出标识,高电平表示奇场。通过置I2C总线的RTSE为0可选择ODD功能(垂直输出锁定;高电平表示内部VNL(垂直噪声限制器)处于锁定状态);通过使I2C总线的RTSE为1可选VL功能。 VS:垂直同步输入/输出(可通过I2C总线的OEHV位来编程实现:OEHV为1时输出;OEHV为0时输入)。该信号可用于表示与YUV输出垂直同步。VNL时,其高电平周期接近6行。正斜率包括偏转控制器(如TDA9150)的相位信息。在输入模式,该信号用来同步垂直增益和箝位消隐,高电平有效。 HREF:水平参考输出,该信号表示数字YUV总线上有数据。正斜率表示新的一行扫描线的开始。HREF的高电平是768个Y取样点还是640个Y取样点取决于场频(50/60Hz)。此外,HREF还可用来同步数据多路复用器或分解器。在垂直消隐信号期间,HREF也存在。 Y7~Y0:8位亮度(Y)数字输出。通过置I2C总线的SQPB为1可选数字YUV总线的一部分(数据率LLC/2),或者A/D2(3)输出(数据率LLC/2)。 UV7~UV0:8位数字UV(色差)输出,用于输出CVBS信号或色度信号解调后UV分量的多路复用色差信号,格式和多路复用模式可通过I2C总线进行选择控制。通过置I2C总线的SQPB为1可选择这些信号作为数字YUV总线的一部分(数据率LLC/2),或者A/D2(3)输出(数据率LLC/2)。 FEIN(MUXC):快速输入使能信号(低有效),可用来控制数字YUV总线的快速切换。输入高电平可使片子的Y和UV输出变为高阻。使用本功能需要将总线的MS24、MS34、MUYC置低(分别为多路复用分量输入;快速切换锁定Y/C信号和锁定CVBS信号的模拟多路复用器的控制信号)。如果MS24、MS34、MUYC其中之一为高电平,则FEIN将自动置低(数字YUV总线有效)。 GPSW(VBLK):通用开关输出,该信号可通过I2C总线的0DH的bit 1来编程实现。通过置I2C总线的VBLKA为0可选择GPSW功能(垂直消隐测试输出)。 XTAL0:晶振输出(到26.8MHz晶振);使用TTL时钟时可不用。 XTAL1:晶振输入(26.8MHz晶振)或连接与TTL方波时钟信号兼容的外部时钟。 3 应用 3.1 典型应用 图4是SAA7110的典型应用连接电路。只要在该电路中SAA7110的输入端输入一个视频信号,就可在输出端得到不同格式的数字信号。该电路在视频处理的模数转换中具有重要应用。 3.2 PCI总线高速视频图像采集卡 PCI总线是一种高性能局部总线,它支持32位/64位数据传送和线性突发方式,传输速率可达133Mbps,同时支持即插即用,非常适合图像采集卡的设计需要。此外,利用Philips公司生产的SAA7146桌面多媒体应用芯片所提供的PCI总线端口,还可支持PC视频应用(参见有关资料)。图5为基于PCI总线的高速视频图像采集系统的原理框图。SAA7110、SAA7146是该图像采集卡的主干部分,可通过PCI局部总线来实现与PC机的高速数据传输。这里,SAA7110主要完成对模拟视频信号的采样、量化和解码处理。 本采集卡硬件设计中所用到的SAA7146的主要引脚有VS-A、VS-B、HS-A、HS-B、PXQ-A、PXQ-B、LLC-A、LLC-B、GPIO3∽0等。同时在PCB布线中,SAA7146应尽可能接近PCI插口,以保证正常工作。软件驱动程序设计中主要涉及的问题是:利用PCI BIOS来获取采集卡的PCI配置参数、申请RPS物理空间和图像物理空间、SAA7146和SAA7110初始化的寄存器赋值、写SAA7146采集图像RPS程序中断服务程序、驱动程序与应用程序的接口等。笔者已在WIN98下采用DDK开发驱动程序来采集图像,实际使用证明:所采集到的图像具有较高的分辨率,图像十分清晰,可满足实际需要。

    消费电子 解码器 数字视频 saa 7110

  • 用AC4830xC和TCM38C17实现四路语音编解码系统

    摘要:AC4830xC-C是美国AudioCodes公司生产的语音专用芯片,它支持多种码率的语音编解码国际标准,同时可提供传真和数据中继功能。而TCM38C17则是美国TI公司的语音PCM编码芯片。文章介绍了两种芯片的基本性能及工作原理,并给出了一种基于这两种芯片设计的四路语音编解码系统的实现方案。     关键词:AC4830xC-C;TCM38C17;语音编解码 1 引言 AC4830xC-C系列芯片是美国AudioCodes公司出品的一种语音专用芯片,它可以将PCM语音码流按照需要压缩成多种码率的语音信号,AC4830xC-C具有多通道语音传输功能,各通道的操作相互独立。该芯片在语音通信,特别是IP电话系统中具有广泛的应用。TCM38C17则可提供A律和U律两种不同的PCM编码功能,也具有四路相互独立的信道。本文主要介绍这两种语音芯片的基本性能和工作原理,并给出了基于这两种芯片实现四路语音编解码的系统设计方案。2 AC4830xC-C的功能原理 AC4830xC-C系列器件中包含有AC48301C-C、AC48302C-C和AC48304C-C三种芯片,分别可提供1、2、4个语音通道,而且多通道芯片中的各通道可独立操作,互不干扰。AC4830xC-C的基本工作原理如图1所示。 在进行语音系统设计时,利用AC4830xC-C芯片可以将PCM语音码流根据实际需要压缩成如下多种码率的语音信号: (1) G.711 PCM码率为64kbps; (2) G.726 ADPCM 码率为16kbps~40kbps; (3) G.727 E-ADPCM 码率为16~40kbps; (4) G.729 CS-ACELP 码率为8.0kbps; (5)G.723.1 MP-MLQ/ACELP码率为6.3/5.3kbps; (6) NetCoder 码率为6.4kbps~9.6kbps。 在接收到语音PCM码流或者传真数据以后,AC4830xC-C首先进行输入增益控制和回波抵消,然后区分具体的业务类型是语音数据还是传真数据,如果是语音数据,则根据具体的要求对语音信号进行编码,并将编码后的数据通过主机接口送出;另一方面,AC4830xC-C也将从主机接口读入数据并加以判断,如果判断其为语音数据,就将其解码成PCM码流并通过PCM接口送出。 AC4830xC-C芯片必须有外围设备的支持才能正常工作。它提供了5个外部接口,即主机接口(HPI)、PCM接口、时钟接口、存储器以及I/O接口和仿真测试接口。AC4830xC-C的主机接口为8位并行接口,可用DSP通过主机接口控制AC4830xC-C?并与其交换数据。 AC4830xC-C的时钟控制部分包括连接在外部的晶体振荡器和内部时钟电路,其工作时钟一般由外部晶体振荡器的振荡频率和内部的PLL值决定。设计时,可以通过改变PLLMUL寄存器的值来改变其工作时钟。 此外,AC4830xC-C还提供了六种可供选择的工作时钟方式,但是要求其工作频率必须控制在98.304~100MHz之间。 3 TCM38C17的工作原理 TCM38C17是美国德州仪器公司(TI)生产的PCM语音编码芯片,它可提供模拟语音信号和PCM码流之间的相互转换功能,同时集成有A律和U律两种标准。此外,芯片本身还提供了增益控制等功能。该芯片将4路PCM芯片集成到了一起,相当于4片TCM29C13的功能。该器件在工作时,通常需要外部电路为其提供时钟信号PCMCLK、帧同步信号PCMFS以及每路语音的具体帧同步信号?其四路协同工作的工作时序如图2所示。4 系统硬件设计 基于上述两芯片所提供的功能,下面给出一种四路语音编解码系统的实现方案,图3所示是其系统框图。 在该系统中,当信源发出的模拟语音信号经过TCM38C17实现PCM编码后,该PCM码流将经过AC4830xC-C压缩编码以形成需要的语音码流,然后通过DSP处理器进行控制、调频等后续处理,最终通过串/并转换器送出。另一方面,DSP会将从串/并转换器读入的数据通过主机接口写入AC4830xC-C,并由AC4830xC-C对语音码流进行解码以生成PCM码流,然后再经过TCM38C17恢复成模拟语音信号。由于AC4830xC-C只提供有一个帧同步信号,因此,本系统中使用了一个计数器来产生TCM38C17芯片所需要的其它三路帧同步信号。5 系统软件设计 该系统软件主要用于对AC4830xC-C进行控制,AudioCodes公司规定了AC4830xC-C的操作方法,并提供了相应的初始化内核程序和工作程序。工作时,应该首先通过DSP对AC4830xC-C进行复位,复位成功后,首先写入内核程序,然后写入工作程序,最后再将这些程序通过AC4830xC-C的主机接口写入到AC4830xC-C。 在下载完工作程序之后,芯片即可开始工作,此时芯片处于初始化模式,其默认的编码码率为32kbps的ADPCM编码,设计者可以对每一路进行单独的模式设置,包括启用哪几路语音通道、调节每一个语音信号的幅度、根据具体的技术要求选择相应的语音编码方式等。AC4830xC-C每30ms读入一帧语音数据,每一帧语音数据均会被压缩编码成一个语音数据包。该数据包中包含有语音数据和编码方式的相关信息,而且传送数据时,这些编码信息也必须同时被传送到接收方。6 结束语 AC4830xC-C是一个功能强大的语音信号处理专用芯片,它提供了多种语音编解码功能,操作也很方便。本文就是利用其和TCM38C17协同工作,构建了多路语音通信的编解码系统。相信在IP电话和多媒体通信领域,AC4830xC-C等芯片会得到越来越广泛的应用。

    消费电子 tcm 4830 38c c17

发布文章