MIPI CSI-2 接口标准

现如今处理器到摄像机传感器(processor-to-camera sensor)间的接口带宽，在更高分辨率图像，更深颜色深度和更快的帧率推动下，已经到达了它们的极限。但对于设计人员来说，简单的增加带宽并不能满足跨越多代产品的性能目标的。

移动产业需要一个标准的，强大的，可扩展的，低功耗，且支持移动设备的多种成像解决方案的摄像机接口。

MIPI联盟(MIPI Alliance)摄像机工作组(Camera Working Group)已经创造了一个明确的设计路线图，它不但可以灵活的解决今天的带宽挑战，而且能够应对工业化大规模生产超过每年10亿部手机对于广泛用户，应用，成本点的“特征和功能性”挑战。

MIPI CSI-2 和 MIPI CSI-3 是MIPI 摄像机接口最初标准的升级版本，这两个版本都在持续演进中。两个版本都具有高级的架构设计，为开发人员，制造商和最终的消费者提供更多选择和更大的价值，同时保持标准接口的优势。

技术概要

相对于之前的版本，最新的摄像机串行接口2规范(CSI-2 v1.3)提供了更高的接口带宽和更好的通道布局灵活性。它引入了C-PHY 1.0(C-PHY 1.0是MIPI联盟于2014年9月发布的新物理接口)，能够兼容之前的D-PHY v1.2版本。

C-PHY 和D-PHY都选择的改善了误差容忍度和提供了更高的数据速率。两中接口都是串行接口，它们解决了并行的接口的很多问题，比如降低了接口功耗，改善了并行难以扩展的问题。

使用D-PHY保持的对之前版本规范的兼容性，并且生产厂商可以继续使用当前的制造设备生产新的芯片。C-PHY使用最少3针来代替4针，以满足对于D-PHY的后向管脚兼容性。设计师可以实现独立的C-PHY，D-PHY或组合C / D-PHY选项确保长期设计的可行性。

CSI-2 协议包含传输层和应用层，并且原生支持C-PHY, D-PHY 或者组合C/D-PHY。对于物理层选择摄像机控制(camera control interface)接口是双向的，兼容I2C标准。CSI-2规范在摄像机(作为一个外围设备)和主处理器(一般是一个基带应用引擎)之间定义了标准的数据传输和控制接口。下面的表格展示了关于当前流行的4K图像格式的MIPI CSI 和PHY的最佳配置。

CSI-2在D-PHY和C-PHY的应用

D-PHY在CSI-2使用时作为一个单向的差分接口，由2条前向时钟线和一个或者多于2个的数据线组成。D-PHY的升级版本v1.2，在接收端引入了基于通道的(lane-based)数据偏差控制机制，使得单通道(lane)传输速率达到2.5Gbps(2.5Gbps/lane)，4通道(4 lanes)传输超过10Gbps，对比v1.1峰值速率1.5Gbps/lane或6Gbps/4 lanes，v1.2已经显著提高了传输速率。

C-PHY由1个或多个单向3线(3-wire)串行数据通道组成，可称为为“trios”，每个“trios”都有自己独立的嵌入式时钟。C-PHY的物理层接口由MIPI联联盟C-PHY规范定义的。MIPI C-PHY 采用3相位(3-phase)符号编码，每个相位符号约由2.28bit表示，一个“trio”(3-wire)可达到2.5Gsps(2.5G符号每秒)，相当于5.7Gbps/lane。在v1.0版本C-PHY中，三个“trios”(9-wire)可以达到2.5Gsps的符号速率，相当于提供17.1Gbps比特率，如有需要这9-wire也可以与MIPI D-PHY接口进行共享。

基于C/D-PHY的CSI-2图像接口没有限制每个连接的lanes数量。C/D-PHY的传输速率与lane的数量成线性比例关系。下面的图表展示了使用6-pin C/D-PHY连接图像传感器和应用处理器之间的CSI-2接口的连接方法，这个方法是移动平台的典型用法。

下面的图片图片展示了CSI-2性能演进情况。

下图说明了CSI-2逻辑端口配置嵌入式时钟和数据的好处。无数的图像使用情况都可以在多通道配置中找到一种映射，也就是说可以满足绝大多数的图像应用需求。在CSI-2平台上，嵌入式的时钟和数据(CD)通道提供了可配置的逻辑端口实现方法。