工业控制

当PCB设计遇上生成式AI：实测Cadence/Altium AI助手在高密度板卡布局布线中的“智商”与“人工干预”边界

在消费电子小型化与AI算力需求爆发的双重驱动下，高密度PCB设计正面临前所未有的挑战：0.3mm间距的BGA封装、40Gbps PAM4高速信号、每平方英寸超200条走线的密度，让传统人工布局布线逐渐逼近物理极限。生成式AI的介入，正在重新定义“智能设计”的边界。

电子设计自动化
2026-04-22

PCB设计生成式AI
FOC磁场定向控制在Cortex-M4上的定点数优化实现

在电机控制领域，FOC（磁场定向控制）凭借其动态响应快、效率高的优势，已成为永磁同步电机（PMSM）和感应电机（IM）的主流控制方案。然而，FOC算法涉及大量三角函数运算和坐标变换，对实时性要求极高。在资源受限的Cortex-M4内核中，通过定点数优化实现FOC，成为平衡性能与成本的关键技术路径。

工业控制
2026-04-22

Cortex-M4 FOC磁场
自定义文件系统：NOR Flash上实现掉电安全的日志存储系统

在工业控制、汽车电子等可靠性要求极高的场景中，系统突然掉电导致日志数据丢失是常见痛点。基于NOR Flash的特性设计一套"Crash-proof"日志存储系统，可有效解决这一问题。本文将解析其核心设计原理，并结合实际代码说明实现方法。

工业控制
2026-04-22

NOR Flash 自定义文件
时序约束入门到精通：SDC文件编写误区与虚假路径精准识别

在数字芯片设计流程中，时序约束文件（SDC）是连接前端逻辑设计与后端物理实现的桥梁。一份精准的SDC文件能使时序收敛效率提升80%以上，而错误的约束则会导致时序违例、功耗增加甚至功能失效。本文将结合实际案例，解析SDC编写中的常见误区，并揭示虚假路径识别的核心方法。

电子设计自动化
2026-04-22

时序约束 SDC文件
FPGA原型验证系统中的多片互联与时钟分配：破解仿真加速的两大难题

在SoC设计进入10亿门级时代后，单片FPGA已无法满足原型验证的容量需求，多片FPGA互联成为必然选择。然而，跨芯片信号同步与时钟分配问题随之浮现，成为制约仿真速度的关键瓶颈。本文将结合实际案例，解析多片FPGA原型验证系统中的互联架构优化与时钟分配策略。

电子设计自动化
2026-04-22

FPGA 时钟分配
动态重构（Partial Reconfiguration）：实现业务不中断的硬件功能升级方案

在航空航天、工业控制、数据中心等对系统可用性要求极高的领域，硬件功能升级通常需要停机维护，可能导致服务中断或数据丢失。动态重构（Partial Reconfiguration, PR）技术通过允许FPGA在运行时局部更新硬件逻辑，实现了“热插拔”式的硬件升级，成为保障业务连续性的关键技术。本文将深入解析PR技术的实现原理、应用场景及优化策略。

工业控制
2026-04-22

动态重构 Partial Reconfiguration
混合信号地平面分割：ADC/DAC芯片周围的“单点接地”与“桥接”实战分析

在高速混合信号PCB设计中，模拟地（AGND）与数字地（DGND）的分割与连接是影响信号完整性的关键环节。ADC/DAC芯片作为模拟与数字信号的“桥梁”，其接地策略直接决定了噪声耦合、电源完整性及系统性能。本文通过实战案例，解析“单点接地”与“桥接”技术的适用场景与实现方法。

电子设计自动化
2026-04-22

DAC ADC 高速混合信号PCB
DFM（可制造性设计）：板厂工艺能力检查（DRC）规则的定制与避坑指南

在PCB设计领域，DFM（可制造性设计）已成为确保产品高效、低成本生产的核心环节。其中，板厂工艺能力检查（DRC）规则的定制与实施，直接决定了设计能否顺利转化为合格产品。本文将从规则定制、避坑策略及实战技巧三方面，为工程师提供系统性指导。

电子设计自动化
2026-04-22

DFM 可制造性设计 DRC
自动布局器（Auto-Placer）不好用？手把手教你设置约束条件提升布局质量

在高速PCB设计中，自动布局器（Auto-Placer）常被工程师视为“鸡肋”——要么布局混乱需要手动大改，要么耗时过长却效果平平。其实，问题往往出在约束条件设置不当。本文通过实战案例，教你如何通过精准设置约束条件，让自动布局器成为高效设计利器。

电子设计自动化
2026-04-22

高速PCB 自动布局器 Auto-Placer
EDA工具对比：开源KiCad与商业工具在复杂项目中的效率与精度实测

在高速PCB设计的浪潮中，EDA工具的选择直接决定了项目效率与成品质量。开源工具KiCad与商业软件Altium Designer（AD）的对比，成为工程师热议的焦点。本文通过实测数据与案例，深度解析两者在复杂项目中的效率与精度差异。

电子设计自动化
2026-04-22

EDA工具开源KiCad
3D IC封装挑战：TSV建模与热耦合对EDA工具的新要求

随着半导体产业向3D集成迈进，硅通孔（TSV）技术成为突破物理极限的核心手段。然而，TSV建模的复杂性与热耦合效应的叠加，正对传统电子设计自动化（EDA）工具提出前所未有的挑战。从高密度堆叠的物理实现到多物理场耦合的可靠性验证，EDA工具必须重构底层架构以支撑3D IC设计的全流程需求。

电子设计自动化
2026-04-22

IC封装 TSV建模
Chiplet异构集成下的RDL层布线与热仿真协同设计

在半导体技术迈向3nm及以下节点的进程中，传统单芯片设计面临成本与良率的双重挑战。Chiplet异构集成技术通过将不同工艺节点的芯片通过先进封装组合，成为突破物理极限的关键路径。其中，重布线层（RDL）的布线设计与热仿真协同优化，成为确保系统性能与可靠性的核心环节。

电子设计自动化
2026-04-22

Chiplet RDL层布线重布线层
Cadence/Altium二次开发：用Python/Tcl脚本实现批量封装替换与规则检查自动化

在高速PCB设计领域，工程师常面临批量修改元件封装和验证设计规则的重复性工作。以某5G通信模块设计为例，其包含2000余个元件，手动替换封装需40小时，而人工DRC检查遗漏率高达15%。通过Python与Tcl脚本的二次开发，可将这类任务效率提升10倍以上，同时实现零误差操作。

电子设计自动化
2026-04-22

python Altium Cadence
工业控制中的抗干扰设计：看门狗、软件滤波与冗余逻辑的协同防御

在工业控制现场，电磁干扰、电源波动和机械振动如同"隐形杀手"，随时可能让精密的控制系统陷入瘫痪。某钢铁厂的高炉控制系统曾因雷击导致PLC误动作，造成直接经济损失超百万元——这揭示了抗干扰设计在工业控制中的关键地位。本文将深入解析看门狗、软件滤波与冗余逻辑这三大抗干扰技术的协同工作机制，并提供可落地的实现方案。

工业控制
2026-04-22

工业控制抗干扰设计看门狗
解决“毛刺”隐患：如何在RTL编码中避免组合逻辑产生的瞬态错误

在FPGA设计中，组合逻辑的毛刺（Glitch）如同隐藏的定时炸弹，可能引发系统误动作、数据错误甚至硬件损坏。某通信设备项目曾因未处理的毛刺导致误码率飙升，最终通过RTL编码优化解决问题。本文将系统阐述毛刺的产生机理及工程化解决方案。

电子设计自动化
2026-04-22

FPGA RTL编码

首页上一页 1 2 3 4 5 6 7 8 9 10 下一页尾页

发布文章

当PCB设计遇上生成式AI：实测Cadence/Altium AI助手在高密度板卡布局布线中的“智商”与“人工干预”边界

FOC磁场定向控制在Cortex-M4上的定点数优化实现

自定义文件系统：NOR Flash上实现掉电安全的日志存储系统

时序约束入门到精通：SDC文件编写误区与虚假路径精准识别

FPGA原型验证系统中的多片互联与时钟分配：破解仿真加速的两大难题

动态重构（Partial Reconfiguration）：实现业务不中断的硬件功能升级方案

混合信号地平面分割：ADC/DAC芯片周围的“单点接地”与“桥接”实战分析

DFM（可制造性设计）：板厂工艺能力检查（DRC）规则的定制与避坑指南

自动布局器（Auto-Placer）不好用？手把手教你设置约束条件提升布局质量

EDA工具对比：开源KiCad与商业工具在复杂项目中的效率与精度实测

3D IC封装挑战：TSV建模与热耦合对EDA工具的新要求

Chiplet异构集成下的RDL层布线与热仿真协同设计

Cadence/Altium二次开发：用Python/Tcl脚本实现批量封装替换与规则检查自动化

工业控制中的抗干扰设计：看门狗、软件滤波与冗余逻辑的协同防御

解决“毛刺”隐患：如何在RTL编码中避免组合逻辑产生的瞬态错误

活动预告

论坛

相关标签

课程视频