工业控制，工业物联网前沿资讯

一款由人工智能辅助的 M5Stack 虚拟宠物家庭系统

“像素宠物”最初是通过一项家庭活动来将复古怀旧情怀与现代制造技术相结合的一种方式。朱斯图斯(10 岁)担任首席设计师和产品负责人，负责确定宠物的外观、反应和行为方式。而我则担任“技术助手”，将他的想法转化为我们人工智能开发过程中的限制条件。

电路设计项目集锦
2026-05-22

人工智能 ESP-NOW 技术 M5Stack 硬件
RISC-V GCC交叉编译工具链搭建与Makefile配置全流程

在RISC-V开发中，交叉编译工具链是连接x86主机与RISC-V目标板的唯一桥梁。无论是裸机MCU还是运行Linux的SoC，一套配置正确的GCC工具链是项目成功的基石。本文将手把手带你完成从工具链获取到自动化Makefile编写的完整流程。

电子设计自动化
2026-05-21

RISC-V Makefile配置
UVM验证平台搭建实战：从driver到scoreboard的完整实现流程

在SoC/ASIC验证中，UVM（Universal Verification Methodology）已成为芯片流片前的“最后防线”。很多初学者卡在“组件怎么连”、“sequence怎么跑”。本文将基于SystemVerilog，手把手带你走完从driver到scoreboard的最小闭环验证流程。

电子设计自动化
2026-05-21

UVM ASIC验证
FPGA+DSP混合架构在三相电机FOC控制中的应用

在工业伺服与电动汽车驱动领域，三相永磁同步电机（PMSM）的高性能控制离不开磁场定向控制（FOC）。随着对转速精度与动态响应要求的提升，传统的单核MCU方案已显疲态。FPGA（现场可编程门阵列）与DSP（数字信号处理器）的异构混合架构，凭借其“软硬结合”的优势，正成为解决复杂电机控制难题的主流方案。

工业控制
2026-05-21

FPGA 三相电机
OPC UA协议在嵌入式MCU上的轻量级实现方案

在工业4.0时代，OPC UA已成为打通IT与OT层的“普通话”。但对于资源受限的嵌入式MCU（如STM32系列），运行完整的OPC UA协议栈往往力不从心。本文将基于开源栈open62541与网关代理两种路径，详解在Cortex-M核上实现OPC UA的轻量化落地方案。

工业控制
2026-05-21

OPC UA协议嵌入式MCU
基于RTOS的增量式PID控制器在伺服电机中的调参实践

在工业伺服控制系统中，增量式PID因其天然的抗积分饱和特性，成为位置/速度环的主流选择。结合RTOS（如FreeRTOS）的多任务架构，既能保证控制周期的确定性，又能实现复杂的上层逻辑。本文将基于STM32平台，分享从代码实现到现场调参的完整实战经验。

工业控制
2026-05-21

伺服电机 RTOS PID控制器
工业现场CAN总线错误帧捕获与总线故障诊断方法

在工业现场，CAN总线的稳定性直接决定了产线的生死。当设备频繁掉线或数据异常时，错误帧（Error Frame）是总线发出的第一声“求救信号”。本文将基于STM32等主流MCU，详解如何从底层捕获错误帧，并快速定位物理层与协议层故障。

工业控制
2026-05-21

CAN总线错误帧
PLC梯形图与结构化文本（ST）语言的效率对比分析

在IEC 61131-3标准的PLC编程中，梯形图（LD）与结构化文本（ST）之争从未停歇。对于工程师而言，“效率”一词包含双重含义：开发调试效率（人效）与程序执行效率（性能）。本文将从这两个维度，结合实测数据与代码案例，剖析两者的真实差异。

工业控制
2026-05-21

PLC梯形图结构化文本
EtherCAT从站开发：从CoE到SOE的协议栈搭建

在工业自动化领域，EtherCAT凭借其纳秒级同步精度成为高性能总线的代名词。对于从站开发者而言，构建一个稳定可靠的协议栈，关键在于打通CoE（CANopen over EtherCAT）配置通道与SOE（Service over EtherCAT，含SDO/EMCY）服务层。本文将基于SOES（Simple Open EtherCAT Slave）开源协议栈，详解在STM32+ESC（如LAN9252）硬件平台上的完整搭建流程。

工业控制
2026-05-21

EtherCAT CoE
Modbus RTU/TCP协议在STM32中的完整实现与异常处理

在工业现场，Modbus凭借其简单性成为事实标准。在STM32上实现Modbus，核心难点在于RTU帧同步与TCP粘包处理。本文将基于FreeModbus库，详解STM32上Modbus RTU与TCP的完整实现，并提供健壮的异常处理机制。

工业控制
2026-05-21

STM32 TCP协议 Modbus RTU
FPGA数字下变频（DDC）设计：CORDIC与NCO的配合实现

在软件无线电（SDR）和雷达接收机中，数字下变频（DDC）是连接高速ADC与基带处理的关键桥梁。其核心任务是将高频宽带信号搬移到基带，并降低数据率。本文将详解如何利用NCO（数控振荡器）生成正交载波，并结合CORDIC（坐标旋转数字计算机）算法，在FPGA中实现高效、高精度的数字混频。

电子设计自动化
2026-05-21

FPGA DDC
Intel Quartus部分重配置（PR）设计流程与动态功能切换

在通信基站或工业控制等需要“7x24小时”运行的高可靠性系统中，传统FPGA整体重配置意味着业务中断。Intel Quartus部分重配置（Partial Reconfiguration, PR）技术允许你在系统运行时，动态切换FPGA内部特定区域的逻辑功能，而其他区域（如PCIe接口、时钟管理）保持毫秒级不间断运行。本文将基于Quartus Prime Pro流程，详解如何实现这一“热插拔”式硬件更新。

电子设计自动化
2026-05-21

Intel Quartus 部分重配置
使用 LED 显示屏和步进电机，控制建筑里灯两期的数量

尽管我一生都在芝加哥生活，但在成长过程中我对这座城市的实际模样却有着有限的认识。然而，当我进入高中后，我开始了解到芝加哥的全貌。在城市里乘坐公交车和火车成了我日常生活的一部分，虽然这让我能够探索一些我从未去过的地方，但它最终也让我看到了这座城市更多的不足之处。

电路设计项目集锦
2026-05-21

LED 显示屏步进电机
静态时序分析（STA）中多角多模式（MCMM）约束编写方法

在现代芯片设计中，单一PVT（工艺、电压、温度）条件下的静态时序分析（STA）已无法满足流片要求。多角多模式（MCMM, Multi-Corner Multi-Mode）是签核（Sign-off）的必经之路。本文将结合PrimeTime（PT）与Genus/Innovus流程，解析MCMM约束的编写核心。

电子设计自动化
2026-05-21

静态时序分析 STA
Synopsys Design Compiler中面积与时序的平衡约束策略

在数字IC综合流程中，面积（Area）与时序（Timing）是一对永恒的“跷跷板”。Synopsys Design Compiler（DC）作为业界标准的逻辑综合工具，其优化质量直接取决于约束策略。本文将避开繁琐的理论，直击DC约束文件中“面积与时序”的实战平衡技巧。

电子设计自动化
2026-05-21

数字IC Synopsys

首页上一页 41 42 43 44 45 46 47 48 49 50 下一页尾页

发布文章

工业控制

一款由人工智能辅助的 M5Stack 虚拟宠物家庭系统

RISC-V GCC交叉编译工具链搭建与Makefile配置全流程

UVM验证平台搭建实战：从driver到scoreboard的完整实现流程

FPGA+DSP混合架构在三相电机FOC控制中的应用

OPC UA协议在嵌入式MCU上的轻量级实现方案

基于RTOS的增量式PID控制器在伺服电机中的调参实践

工业现场CAN总线错误帧捕获与总线故障诊断方法

PLC梯形图与结构化文本（ST）语言的效率对比分析

EtherCAT从站开发：从CoE到SOE的协议栈搭建

Modbus RTU/TCP协议在STM32中的完整实现与异常处理

FPGA数字下变频（DDC）设计：CORDIC与NCO的配合实现

Intel Quartus部分重配置（PR）设计流程与动态功能切换

使用 LED 显示屏和步进电机，控制建筑里灯两期的数量

静态时序分析（STA）中多角多模式（MCMM）约束编写方法

Synopsys Design Compiler中面积与时序的平衡约束策略

热门活动

论坛

相关标签

课程视频