eda技术新品 - 21IC电子网

三相对称正弦波的底层特性与电力电子工程全链路价值

在现代电力系统与电机矢量控制体系中，三相完全对称正弦波是所有电能变换装置追求的理想波形基准，它指的是三相电流的幅值完全相等、频率完全相同、相位在空间上严格互差120°电角度，且波形无任何谐波畸变的理想交流信号。

电子设计自动化
2026-08-23

三相对称正弦波
三角恒等变换：从基础公式到工程级应用的完整体系

三角恒等变换是高中数学三角函数板块的核心枢纽，它以同角三角函数基本关系、和差角公式为基础，通过角度拆分、函数名转换、幂次升降等代数操作，将复杂的三角函数表达式转化为结构更简洁、更便于求解的形式。

电子设计自动化
2026-08-23

三角恒等变换
用Verilog实现SPI主从协议：FPGA与外部传感器的高速数据交互

SPI是嵌入式系统中应用最广泛的串行同步接口之一，以其全双工、高速率、硬件连线少的优势，在ADC、DAC、MEMS传感器、Flash存储器等场景中占据统治地位。FPGA的硬件并行特性天然适合SPI时序的精确控制——你可以自定义时钟极性/相位、数据位宽和传输速率，不受MCU外设限制。本文给出可直接综合的SPI主模式和从模式Verilog代码，覆盖CPOL=0、CPHA=0的经典模式。

电子设计自动化
2026-08-23

FPGA SPI Verilog
用FPGA实现高速DMA传输：直接把采集数据写入DDR3的高效方案

在高速ADC、雷达回波、图像传感器等场景中，FPGA采集的数据率轻松突破数百MB/s。如果让CPU去"搬运"这些数据到DDR3，不仅占用处理器资源，还会因中断延迟和缓存一致性问题导致带宽急剧下降。正确的做法是在PL端构建一条"采集IP → 异步FIFO → AXI主控制器/AXI DMA → DDR3控制器"的硬件通路，让数据以突发方式直接写入DDR3，全程零CPU干预。

电子设计自动化
2026-08-22

FPGA DMA DDR3
FPGA跨时钟域处理避坑：同步器、FIFO与握手协议的适用场景对比

FPGA里最阴险的Bug往往不是逻辑写错，而是两个时钟域之间的"悄悄误码"——仿真跑得欢，上板隔几小时崩一次。亚稳态的本质是：数据在目的时钟沿附近变化，触发器的建立/保持时间被违反，输出可能在高低电平间振荡，稳定到哪边完全随机。跨时钟域处理没有"一招鲜"，选错方案比不处理更危险。本文给出工程选型的三条铁律。

电子设计自动化
2026-08-22

同步器异步FIFO 跨时钟域
FPGA资源优化技巧：把复杂数字逻辑的LUT占用率压缩30%

在Artix-7、Cyclone等主流FPGA上，一个残酷的事实是：6输入LUT的实际利用率往往不足30%，超过一半的可编程资源被浪费。当你的设计LUT占用飙到80%以上、布线拥塞、时序难以收敛时，问题通常不在FPGA容量，而在RTL代码写得"太随意"。通过组合运用代码重构、资源共享、流水线切割和综合属性干预，把复杂逻辑的LUT占用压缩30%是完全可行的工程目标——某图像处理项目将5级if-else树改为case后，LUT6使用量从217个降至184个；某多通道系统中8个ADC通道共享1个校准模块，LUT从560降至210。

电子设计自动化
2026-08-22

Verilog LUT优化 FPGA资源
FPGA软核处理器搭建：在Artix-7上运行MicroBlaze的完整流程

Artix-7作为Xilinx 7系列中的低成本主力器件，本身不含硬核处理器。要让它"跑程序"，唯一的途径是例化MicroBlaze软核——这是Xilinx针对嵌入式应用优化的软处理器，具有免版税、低功耗、可配置的特性。在Artix-7 XC7A200T上，最精简的Microcontroller配置仅需约1900逻辑单元（占芯片1%），可运行在204MHz。本文以Digilent Arty A7-35T开发板为例，梳理从Vivado硬件搭建到Vitis软件调试的完整流程。

电子设计自动化
2026-08-22

软核处理器 MicroBlaze Artix-7
基于FPGA的图像处理加速：实现实时边缘检测的硬件逻辑实现

CPU处理高清视频流时，常因串行架构陷入“算得过来但来不及输出”的窘境。FPGA的硬件并行性天然适合图像流水线——像素随到随算，延迟可压到微秒级。本文以经典的Sobel算子为例，给出一套每时钟周期输出一个像素的边缘检测硬件方案，可直接用于工业视觉、安防ISP等场景。

电子设计自动化
2026-08-22

FPGA 边缘检测 Sobel
FPGA实现并行数据采集：多通道ADC同步采样的低延迟架构设计

在雷达、5G Massive MIMO、电力质量分析等场景中，多通道数据采集的同步精度直接决定系统性能。传统方案采用外部时钟分发网络，通道间skew可达数百皮秒。利用FPGA的硬件并行特性，配合源同步接口与AXI4-Stream流式架构，可实现通道间时差小于10ps的同步采集。本文给出一套可落地的低延迟架构。

电子设计自动化
2026-08-22

FPGA 同步采样多通道ADC
Xilinx FPGA时序约束实战：解决高速信号传输中的建立保持时间违规

在Xilinx FPGA高速接口设计中，时序违例就像隐藏在暗处的幽灵——综合通过、布线通过，bitstream下载后却发现数据偶尔错码、链路时通时断。根本原因在于静态时序分析（STA）中建立时间（Setup）或保持时间（Hold）的裕量为负。本文以Vivado工具链为例，给出一套从约束、诊断到修复的完整实战方法。

电子设计自动化
2026-08-22

时序约束 Vivado Xilinx FPGA
FPGA入门实战：用Verilog实现UART串口通信的完整逻辑设计

UART串口是FPGA入门最经典的实战项目之一——它协议简单、调试直观、实用性强。用Verilog实现一个完整的UART收发器，能帮你深刻理解FPGA的时序逻辑、状态机和波特率分频三大核心概念。本文以115200波特率、8N1格式（8数据位、无校验、1停止位）为例，从波特率发生器到收发模块，给出可直接仿真验证的代码。

电子设计自动化
2026-08-22

FPGA UART Verilog
嵌入式Java开发入门：在ARM平台上运行轻量Java虚拟机的实践

提起嵌入式开发，Java似乎是个陌生的名字——内存占用高、启动慢、依赖虚拟机，这些标签让它在资源受限的ARM平台上长期被冷落。然而，随着物联网设备对跨平台、安全性、快速迭代的需求日益增长，轻量级Java虚拟机正在改变这一局面。本文以JamVM为例，演示如何将一个Java程序跑在ARM Linux开发板上，并评估其可行性。

电子设计自动化
2026-08-22

ARM 嵌入式Java 轻量JVM
基于移相控制的多路输出降压变换器EMI性能的PCB布局优化

多路输出降压变换器凭借高效、小型化、多电压输出的优势，广泛应用于工业控制、车载电子、通信设备等领域。移相控制技术通过错开各路变换器开关相位，可有效降低输入电流纹波、减小输出滤波器件体积，大幅提升多路电源系统的动态性能与集成度。但多路开关管同步高频切换会产生高强度dv/dt、di/dt噪声，叠加PCB寄生参数影响，极易引发严重的电磁干扰(EMI)问题，导致设备电磁兼容测试失效、周边精密电路工作异常。因此，结合移相控制的工作特性，开展针对性PCB布局优化，是提升多路降压变换器EMI性能、保障设备稳定运行的核心手段。

电子设计自动化
2026-08-19

变换器移相控制 PCB布局
双环反馈控制是电子与自动控制领域的一种闭环控制方法

双环反馈控制是电子与自动控制领域的一种闭环控制方法，由内环电流反馈和外环电压反馈构成双闭环系统

电子设计自动化
2026-08-19

双环反馈控制
电力电子系统高频开关动作的底层原理与工程实现逻辑

高频开关动作是现代电力电子装备实现高频化、小型化、高效率化的核心基础，和此前我们讨论的过电压保护机制设计、控制环路参数老化治理。

电子设计自动化
2026-08-19

高频开关

首页上一页 1 2 3 4 5 6 7 8 9 10 下一页尾页

发布文章

EDA

三相对称正弦波的底层特性与电力电子工程全链路价值

三角恒等变换：从基础公式到工程级应用的完整体系

用Verilog实现SPI主从协议：FPGA与外部传感器的高速数据交互

用FPGA实现高速DMA传输：直接把采集数据写入DDR3的高效方案

FPGA跨时钟域处理避坑：同步器、FIFO与握手协议的适用场景对比

FPGA资源优化技巧：把复杂数字逻辑的LUT占用率压缩30%

FPGA软核处理器搭建：在Artix-7上运行MicroBlaze的完整流程

基于FPGA的图像处理加速：实现实时边缘检测的硬件逻辑实现

FPGA实现并行数据采集：多通道ADC同步采样的低延迟架构设计

Xilinx FPGA时序约束实战：解决高速信号传输中的建立保持时间违规

FPGA入门实战：用Verilog实现UART串口通信的完整逻辑设计

嵌入式Java开发入门：在ARM平台上运行轻量Java虚拟机的实践

基于移相控制的多路输出降压变换器EMI性能的PCB布局优化

双环反馈控制是电子与自动控制领域的一种闭环控制方法

电力电子系统高频开关动作的底层原理与工程实现逻辑

活动预告

论坛

相关标签

课程视频