• 国产全志T3 SBC 电力适配:通过三级隔离设计,在10kV变电站强电磁环境稳定运行

    10kV变电站的电磁环境对电子设备来说,无异于一场持续的"雷暴"。GIS隔离开关操作时产生的特快速暂态过电压(VFTO),其骚扰电压峰值可超过10kV,主频带宽覆盖0-100MHz,瞬间场强足以让普通工业计算机死机、复位甚至硬件损坏。全志T3单板计算机要在这样的环境中稳定运行,需要的不是"加固",而是从架构层面重新设计抗扰体系。

  • 国产C66系列DSP适配:完全替代TI芯片实现基站数字预失真功能

    随着5G及未来通信技术的演进,基站射频前端对线性度的要求日益严苛,数字预失真(DPD)已成为消除功率放大器(PA)非线性失真的核心技术。长期以来,TI的TMS320C6678等多核DSP凭借强大的浮点运算能力垄断了这一高端市场。然而,在供应链安全与自主可控的迫切需求下,国产C66系列DSP(如长城银河FT-M6678N)正加速崛起。本文将深入探讨国产C66系列DSP在基站DPD应用中的选型要点、方案对比及工程落地实践。

    嵌入式分享
    2026-07-19
    DSP C66
  • Yocto Project多板卡支持:meta层复用策略在ARMv8-A平台上的实践

    在嵌入式Linux开发中,同时支持多款ARMv8-A硬件平台是一个常见但不易做好的需求。每款开发板都有自己独特的Bootloader、内核配置、设备树和用户态驱动,若为每款板卡独立维护一套构建配置,维护成本会随硬件种类线性增长。Yocto Project的meta层架构为解决这一问题提供了系统化的手段——通过合理的层结构设计和复用策略,一套BSP层即可支撑多个板卡的构建。

  • TMS320F28379D的双核架构解析,CLA协处理器与主CPU的任务划分策略

    在工业控制与电力电子领域,实时性往往决定了系统的成败。德州仪器推出的TMS320F28379D微控制器,凭借其独特的“双核CPU+双CLA”异构架构,为复杂的实时控制任务提供了强大的硬件支撑。理解这一架构的核心在于厘清主CPU与CLA之间的边界:前者是系统的指挥官,负责逻辑调度与通信;后者则是数学计算的特种兵,专攻高频控制律。

  • Taylor展开法与查表法的sincos实现,DSP定点运算的速度与精度权衡

    在数字信号处理领域,正弦与余弦函数的计算频率极高,从电机控制的坐标变换到通信系统的调制解调,无处不在。然而,在资源受限的DSP芯片中,如何平衡计算速度与精度,是嵌入式工程师必须面对的难题。本文将深入剖析Taylor展开法与查表法两种核心实现路径,并结合DSP定点运算技术,探讨在速度与精度之间的权衡之道。

  • SBC+DSP星图识别系统:720MHz主频下完成1000万像素星图匹配耗时12ms

    星敏感器姿态测量系统中,星图识别算法的实时性是制约系统性能的关键瓶颈。传统方案在DSP上实现全天区星图识别耗时往往超过1秒,难以满足高动态飞行器的姿态更新需求。本文介绍一种基于SBC+DSP异构架构的星图识别系统设计方案,通过硬件分工与算法优化,在720MHz主频下实现1000万像素星图的快速匹配。

  • Raspberry Pi CM4 vs Orange Pi 5 Plus:工业边缘计算场景的SoC选型对比

    在工业边缘计算场景中,SoC选型直接影响产品的性能边界、部署成本和长期可维护性。Raspberry Pi CM4与Orange Pi 5 Plus代表了两条截然不同的技术路线——前者以稳健的生态和工业级可靠性见长,后者以激进的算力和接口配置抢占高性能市场。以下从性能、接口、生态和工业适配四个维度展开对比。

  • NXP i.MX 8M Plus的NPU与ISP协同:机器视觉应用的异构加速架构分析

    在边缘端运行实时目标检测模型时,传统CPU处理动辄数百毫秒的推理延迟使其难以满足30fps的实时要求。i.MX 8M Plus在设计之初就给出了明确答案——将2.3 TOPS算力的NPU与双ISP在硬件层面直接耦合,在数据到达NPU之前就完成前端预处理,使异构计算成为机器视觉的加速引擎。

  • NVIDIA Jetson Orin NX的Ampere架构解读:Tensor Core在INT8推理中的算力实测

    在边缘计算与具身智能爆发的当下,NVIDIA Jetson Orin NX 系列模组正成为无数开发者构建新一代自主机器的首选“大脑”。其之所以能在仅有信用卡大小的空间内爆发出惊人的性能,核心秘密在于 Ampere 架构 GPU 及其内置的 Tensor Core。当我们将目光聚焦于机器人视觉感知与大模型推理时,INT8(8位整数)量化推理能力成为了衡量其实战价值的绝对标尺。

  • MATLABSimulink嵌入式代码生成,在C2000上实现模型设计到硬件部署

    在工业电机控制和数字电源领域,算法开发的复杂度与硬件底层驱动的实现难度呈指数级增长。传统开发流程中,控制算法工程师在Simulink中搭建模型、仿真验证,然后将算法规格书交给嵌入式工程师手动编写C代码——这个交接环节往往成为项目延期的瓶颈。基于模型的设计(Model-Based Design)通过自动代码生成技术,将模型本身转化为可直接在C2000上运行的可执行文件,实现从算法验证到硬件部署的直接跨越。

  • IIR滤波器在定点DSP上的实现,Q格式定标与饱和处理的精度损失分析

    嵌入式音频和通信信号处理,IIR滤波器因其计算效率高而被广泛采用。但在定点DSP上实现IIR时,如何用整数运算逼近浮点精度,是工程落地的核心难题。与浮点不同,定点数的动态范围受字长限制,乘法结果需要截位或饱和,滤波器的极点位置对量化误差又格外敏感。这三点互相耦合,共同决定了滤波器的最终性能。

  • GPIO与中断控制器(GPIO-Key)的按键防抖驱动实现:内核定时器与硬件去抖对比

    按键防抖是嵌入式系统中最基础也最容易出问题的环节。机械按键的物理特性决定了每次按压都会产生持续的抖动,典型抖动时间为5ms至10ms。对于运行在微秒级的处理器而言,这短短数毫秒足以被误判为数百次按键事件。如何可靠地消除这些假信号,本质上是硬件成本与软件开销之间的工程权衡。

  • FFT运算的位反转优化:C28x+TMU硬件加速与传统实现的时耗对比

    数字信号处理的广阔天地,快速傅里叶变换(FFT)无疑是那颗最璀璨的明珠。它将时域信号转化为频域信息,为现代通信、雷达与音频处理奠定了基石。然而,FFT算法在工程落地时,往往面临着一个隐蔽却致命的性能瓶颈——位反转(Bit-Reversal)重排。这一预处理步骤决定了算法能否高效地在内存中“原地”执行。在TI C28x DSP架构中,位反转的优化策略直接决定了系统的实时性上限。本文将深入剖析位反转的底层原理,对比传统软件实现与C28x+TMU硬件加速架构的时耗差异,并提供核心的C语言实现思路。

  • ePWM与ADC的同步触发配置,C2000电机控制中的PWM斩波与电流采样时序

    在C2000实时控制系统中,PWM斩波与电流采样的时序配合,决定了FOC控制环路的性能上限。若采样点偏离PWM中心或中断响应延迟不可控,电流反馈的相位误差会直接削弱转矩响应速度,甚至引发环路振荡。基于ePWM模块的SOC(Start-of-Conversion)硬件触发机制,将ADC采样时刻精确锁定在PWM波形的特定相位点,是实现微秒级采样-输出延迟的关键技术路径。

    嵌入式分享
    2026-07-19
    ADC ePWM
  • DVFS动态调频策略在RK3588上的实现:GPU频率与NPU功耗的协同控制

    边缘AI推理和8K视频处理的实时场景中,RK3588同时承载着GPU的图形渲染任务和NPU的神经网络推理任务,两者的瞬时功耗叠加可能突破散热设计功耗边界。DVFS动态电压频率调整技术通过实时监测负载变化,动态调节电压与频率的匹配关系,成为平衡峰值性能与系统功耗的关键机制。RK3588基于8nm工艺,CPU核心主频最高2.4GHz,NPU算力达6TOPS,搭配Mali-G610 GPU,形成一个需要精细功耗调度的异构计算平台。

发布文章