模拟
System in Package (系统级封装、系统构装、SiP)
时间：2010-05-11 08:21:00
手机看文章
扫描二维码
随时随地手机看文章
[导读]System in Package (系统级封装、系统构装、SiP) 是基于SoC所发展出来的种封装技术，根据Amkor对SiP定义为「在一IC包装体中，包含多个芯片或一芯片，加上被动组件、电容、电阻、连接器、天线…等任一组件以上之封装，
System in Package (系统级封装、系统构装、SiP) 是基于SoC所发展出来的种封装技术，根据Amkor对SiP定义为「在一IC包装体中，包含多个芯片或一芯片，加上被动组件、电容、电阻、连接器、天线…等任一组件以上之封装，即视为SiP」，也就是说在一个封装内不仅可以组装多个芯片，还可以将包含上述不同类型的器件和电路芯片迭在一起，构建成更为复杂的、完整的系统。
SiP包括了多芯片模块(Multi-chip Module；MCM)技术、多芯片封装(Multi-chip Package；MCP)技术、芯片堆栈(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及将主/被动组件内埋于基板(Embedded Substrate)等技术。以结构外观来说，MCM属于二维的2D构装，而MCP、Stack Die、PoP、PiP等则属于立体的3D构装；由于3D更能符合小型化、高效能等需求，因而在近年来备受业界青睐。
SiP封装中互连技术 (Interconnection) 多以打线接合 (Wire Bonding) 为主，少部分还采用覆晶技术 (Flip Chip)，或是 Flip Chip 搭配 Wire Bonding 作为与 Substrate (IC载板) 间的互连。但以Stack Die (堆栈芯片) 为例，上层的芯片仍需藉由Wire Bonding来连接，当堆栈的芯片数增加，越上层的芯片所需的Wire Bonding长度则将越长，也因此影响了整个系统的效能；而为了保留打线空间的考虑，芯片与芯片间则需适度的插入Interposer，造成封装厚度的增加。
一般而言SiP的优点有：
（1）封装效率大大提高，SiP技术在同一封装体内加多个芯片，大大减少了封装体积。两芯片加使面积比增加到170%，三芯片装可使面积比增至250%。
（2）由于SiP不同于SOC无需版图级布局布线，从而减少了设计、验证和调试的复杂性和缩短了系统实现的时间。即使需要局部改动设计，也比SOC要简单容易得多。大幅度的缩短产品上市场的时间。
（3）SiP实现了以不同的工艺、材料制作的芯片封装可形成一个系统，实现嵌入集成无源组件的梦幻组合。
（4）降低系统成本。比如一个专用的集成电路系统，采用SiP技术可比SOC节省更多的系统设计和生产费用。
（5）SiP技术可以使多个封装合二为一，可使总的焊点大为减少，也可以显著减小封装体积、重量，缩短组件的连接路线，从而使电性能得以提高。
（6）SiP采用一个封装体实现了一个系统目标产品的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连以及其他IC芯片直接内连技术。
（7）SiP可提供低功耗和低噪音的系统级连接，在较高的频率下工作可获得几乎与SOC相等的总线宽度。
（8）SiP具有良好的抗机械和化学腐蚀的能力以及高的可靠性。
（9）与传统的芯片封装不同，SiP不仅可以处理数字系统，还可以应用于光通信、传感器以及微机电MEMS等领域。
SiP包括了多芯片模块(Multi-chip Module；MCM)技术、多芯片封装(Multi-chip Package；MCP)技术、芯片堆栈(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及将主/被动组件内埋于基板(Embedded Substrate)等技术。以结构外观来说，MCM属于二维的2D构装，而MCP、Stack Die、PoP、PiP等则属于立体的3D构装；由于3D更能符合小型化、高效能等需求，因而在近年来备受业界青睐。
SiP封装中互连技术 (Interconnection) 多以打线接合 (Wire Bonding) 为主，少部分还采用覆晶技术 (Flip Chip)，或是 Flip Chip 搭配 Wire Bonding 作为与 Substrate (IC载板) 间的互连。但以Stack Die (堆栈芯片) 为例，上层的芯片仍需藉由Wire Bonding来连接，当堆栈的芯片数增加，越上层的芯片所需的Wire Bonding长度则将越长，也因此影响了整个系统的效能；而为了保留打线空间的考虑，芯片与芯片间则需适度的插入Interposer，造成封装厚度的增加。
一般而言SiP的优点有：
（1）封装效率大大提高，SiP技术在同一封装体内加多个芯片，大大减少了封装体积。两芯片加使面积比增加到170%，三芯片装可使面积比增至250%。
（2）由于SiP不同于SOC无需版图级布局布线，从而减少了设计、验证和调试的复杂性和缩短了系统实现的时间。即使需要局部改动设计，也比SOC要简单容易得多。大幅度的缩短产品上市场的时间。
（3）SiP实现了以不同的工艺、材料制作的芯片封装可形成一个系统，实现嵌入集成无源组件的梦幻组合。
（4）降低系统成本。比如一个专用的集成电路系统，采用SiP技术可比SOC节省更多的系统设计和生产费用。
（5）SiP技术可以使多个封装合二为一，可使总的焊点大为减少，也可以显著减小封装体积、重量，缩短组件的连接路线，从而使电性能得以提高。
（6）SiP采用一个封装体实现了一个系统目标产品的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连以及其他IC芯片直接内连技术。
（7）SiP可提供低功耗和低噪音的系统级连接，在较高的频率下工作可获得几乎与SOC相等的总线宽度。
（8）SiP具有良好的抗机械和化学腐蚀的能力以及高的可靠性。
（9）与传统的芯片封装不同，SiP不仅可以处理数字系统，还可以应用于光通信、传感器以及微机电MEMS等领域。
下载文档本站声明： 本文章由作者或相关机构授权发布，目的在于传递更多信息，并不代表本站赞同其观点，本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者，如若文章内容侵犯您的权益，请及时联系本站删除。
换一批
延伸阅读
东京2022年2月14日 /美通社/ -- Nippon Express Holdings株式会社旗下NX国际物流（中国）有限公司（Nippon Express (China) Co., Ltd.，以下简称“NX Chi...
关键字： SIP3个SystemVerilog新特性！01`begin_keyword`end_keyword硬件描述语言中有很多特殊的编译或者综合等工具的预执行指令，在某些场景下我们可以利用一下HDL之外的语法去指导工具，而不是信马由...
关键字： SYSTEMVERILOG DEFINE PACKAGE 编译德克萨斯州安德森2021年7月16日 /美通社/ -- 身份验证和信息服务领域的权威机构Authentix宣布收购亚洲领先的在线品牌和内容权利保护提供商S
关键字： SIP
