东芝加大与Sarnoff合作 保证IC产品远离ESD

    美国东部时间12月14日（北京时间12月15日），据海外最新消息，日本东芝公司和欧洲Sarnoff公司已经扩大了双方在市场上的联合行为。

东芝公司将进一步扩展与Sarnoff公司的合作，将使用新的基于Sarnoff公司“TakeCharge”技术来保护其IC芯片产品在接受测试、包装或装配进系统时不会被静电放电（ESD）等情况所损坏。

在这个合作协议的内容下，Sarnoff公司将为东芝公司提供IC芯片产品保护解决方案。东芝公司将把Sarnoff公司的技术整合到其类比或数字IC芯片产品之中。这种保护方案的有效性将接受行业标准方法――超短传输距离脉冲验证（VSTLP)测试。

东芝公司从2000年开始就一直在使用基于TakeCharge的技术来保护自己的CMOS IC芯片产品不被人体和机体静电放电（ESD）等情况所损坏。该方法一直适用于高产量0.18微米和0.13微米的芯片，同样90纳米级产品也同样可以使用该方法。

所谓静电放电（ESD）保护是指，IC芯片在非工作情况下因静电放电等原因导致外部端子产生大电流时，可起到保护芯片内部电路作用的电路。东芝公司已经将此方法应用于高耐压液晶驱动IC芯片等实际芯片的开发之中。

在制造过程中，印刷电路板和LSL器件之间可能产生静电放电。在印刷电路板上积聚的静电在LSL器件安装过程中可能会放电，静电放电可能在LSL器件内产生过量的电流，从而损坏其内部器件。防止这个问题的一种方法是使用特殊的电路来保护LSL器件的内部组件。在绝缘硅器件中，晶体管在绝缘层的顶部形成。这使得此类器件更容易受到静电放电（ESD）的损坏，因此，采取有效的对策比以往显得更为重要。

Sarnoff公司“TakeCharge”技术可以在短期内实现最优静电放电（ESD）保护电路设计，从而可以在较短的时间内设计和开发新型LSL器件。另外，它可以在更小的表面区域上提供高级静电放电（ESD）保护，从而可以开发更小的IC芯片。最后，它具有很低的寄生电容，非常适合高速应用。