FPGA容量翻番：堆叠硅片互联技术突破摩尔定律

他强调：“这一创新技术的基础是Xilinx 7系列FPGA的独特片状架构，其它竞争厂商很难进行模仿。”

汤立人说，可能有的人觉得这一技术没啥了不起，我用SiP技术也能很轻松地把多个FPGA裸片集成在一起，但其实不是这么简单。SiP技术目前面临三大无法克服的挑战，即每个FPGA裸片之间没有足够的I/O资源可以利用（理论上每个裸片的I/O只能做到1200个，而这是远远不够的）、不同裸片之间的I/O时延太长、裸片与裸片之间的I/O需要驱动和缓冲（这将带来不必要的功耗），而我们的这一全新3D堆叠互联技术完全克服了传统SiP封装技术的这些局限性。

赛灵思公司亚太区市场及应用总监张宇清也表示：“以前每升级到一个新的工艺节点，一定要到生产后期才能以合理的良率实现最大型的FPGA芯片。有了这一全新堆叠互联技术后，我们就可以更快的速度批量生产最大型的FPGA芯片。”

ISE 13.1 设计套件目前已向客户推出试用版，利用其提供的软件支持，28nm Virtex-7 LX2000T 产品将成为全球首个多芯片 FPGA，其逻辑容量是目前赛灵思带串行收发器的最大型40nm FPGA的3.5倍以上，同时也是最大竞争型的带串行收发器 28nm FPGA 的2.8倍以上。该产品采用了业界领先的微凸块 （micro-bump） 组装技术、赛灵思公司专利FPGA创新架构，以及TSMC的硅通孔 （TSV） 技术以及赛灵思的专利 FPGA 创新架构。在同一应用中，相对于采用多个具有不同封装的 FPGA 而言，28nm Virtex-7 LX2000T 大大降低了功耗、系统成本及电路板的复杂性。

TSMC研究及发展资深副总经理蒋尚义博士指出：“与传统的单芯片FPGA相比，采用多芯片封装的FPGA提供了一个创新的方法，不仅实现了大规模的可编程性、高度的可靠性，还提高了热梯度和应力容限特性。通过采用TSV技术以及硅中介层实现硅芯片堆叠方法，赛灵思预期基于良好的设计测试流程，可大大降低风险，顺利走向量产。 通过该流程，公司将满足设计执行、制造验证以及可靠性评估等行业标准。”

xilinx全新堆叠FPGA正面图

在赛灵思堆叠硅片互联结构中，数据在一系列相邻的FPGA 芯片上通过10，000 多个过孔走线。相对于必须使用标准I/O连接在电路板上集成两个 FPGA 而言，堆叠硅片互联技术将单位功耗芯片间连接带宽提升了 100 倍，时延减至五分之一，而且不会占用任何高速串行或并行I/O资源。通过芯片彼此相邻，并连接至球形栅格阵列，赛灵思避免了采用单纯的垂直硅片堆叠方法出现的热通量和设计工具流问题。赛灵思基础 FPGA 器件采用 28nm HPL（高性能低功耗）工艺技术，为 FPGA 芯片集成提供了功耗预算理想的封装方法。

1  2  3  4  

　

xilinx堆叠FPGA背面图

赛灵思的堆叠硅片互联技术服务于处于新一代电子系统核心地位的要求最高的 FPGA应用。该技术具有超高带宽、低时延和低功耗互联等优异特性，使客户不仅能够通过与单片FPGA 器件采用的同一方法来实现应用；利用软件内置的自动分区功能实现按钮式的简便易用性；而且还能支持层次化或团队化设计方法，实现最高性能和最高生产力。

xilinx堆叠FPGA侧面图

ARM公司系统设计部执行副总裁兼总经理 John Cornish 指出：“采用堆叠硅片互联技术的 Virtex-7 2000T 是 FPGA 发展史上一个重要里程碑，它使 ARM 能够在单个 FPGA 中实现最新内核和平台解决方案。相对于多个FPGA方法而言，这将大大简化我们的开发工作，降低功耗，并大幅提升了性能。我们的 ARM Versatile Express SoC 原型设计解决方案长期以来一直采用 Virtex FPGA 技术，这必将进一步巩固我们的领先地位。”

 

1  2  3  4  

IBS 公司创始人兼首席执行官 Handel H. Jones 博士指出：“赛灵思公司高效地采用了业经验证的 TSV 技术和低时延硅中介层架构，用以扩展其 FPGA 产品的功能。赛灵思所采用的这些技术已经在大规模制造领域长期运用， 因此预计其成品将具备很高的质量和可靠性，客户所承担的风险也会非常低。”

赛灵思同业界领先的代工厂包括TSMC等在内的外包组装与测试合作伙伴建立了强大可靠的供应链，为芯片工艺提供强大支持。目前已向客户推出试用版的ISE 13.1 设计套件提供配套的软件支持。预计首批产品将于 2011 年下半年开始供货。

Xilinx堆叠硅片互联技术图示

1  2  3  4  

欲知详情，请下载word文档 下载文档

来源：[db:出处]

作者：tee