赛灵思28nm 7系列FPGA推动新一轮应用热潮
扫描二维码
随时随地手机看文章
目前，过高的 ASIC 设计和制造成本、快速演化的相关标准、缩减物料清单以及对软硬件可编程性的需求，使FPGA 逐步走进 ASIC 和 ASSP 的市场领域。同时随着竞争日益激烈，尽力降低功耗、加强对热耗散的有效管理、并同时在由价格和性能驱动的功能方面保持领先更加不可或缺。为此赛灵思最大限度地发挥了28 纳米技术的价值，推出具备 ASIC 级功能的全新7系列FPGA，不仅在降低功耗和成本方面取得新的突破，还没有影响容量的增加和性能的提升，解决了 ASIC 和 ASSP 等其他方法开发成本过高、过于复杂且不够灵活的问题，从而进一步扩展了可编程逻辑的应用领域。
赛灵思公司质量管理和新产品导入全球高级副总裁，亚太区执行总裁汤立人先生
和赛灵思公司亚太区市场及应用总监张宇清先生共同启动
28nm 7系列FPGA新产品Virtex-7、Kintex-7 和 Artix-7 发布仪式
7系列FPGA成员
7系列FPGA基于业界首个统一且可扩展架构，功耗降低一半，容量达200万个逻辑单元。Virtex、Kintex和Artix组成了赛灵思全新的7系列FPGA产品。
何为“统一架构”
赛灵思的 28nm 平台基于其第四代面向应用的组合模块 (ASMBL™) 架构，并采用 Virtex-4 FPGA 系列率先推出的独特的列状技术（columnar technology）。这三款全新统一28nm FPGA 系列产品均采用相同的架构构建块（逻辑结构、Block RAM、时钟技术、DSP切片、SelectIO™技术），以不同比例组合，并针对不同应用进行了优化，能满足从最低到最高器件密度和功能需求。统一架构不仅支持三款全新 28nm FPGA 系列间的移植，而且还简化了从上一代赛灵思FPGA中移植设计方案的工作。
新架构如何提高功耗效率
赛灵思千方百计从工艺、架构和软件等不同角度降低功耗，使 7 系列 FPGA 产品相对于前代产品而言总功耗降低了一半，静态功耗锐减 65%。从芯片工艺技术开始着手，赛灵思与台积电开展通力合作，共同定义了最新 28nm高介电层金属闸 (HKMG) 工艺技术，专为 FPGA 及其他核心逻辑器件进行了优化，使其静态功耗比标准 28nm 高性能工艺降低了一半，同时仍能满足高强度应用的性能需求。同时赛灵思的工程师认真选择晶体管，以达到每个硬模块的功耗降低目标；以及添加低功耗 I/O 模式，以实现高系统带宽并显著降低功耗（其中包括客户可选的 I/O 模式，在 I/O 闲置时进一步降低功耗）。从而实现了创新性架构增强，将核心逻辑和 I/O 的动态功耗均降低了多达 30%。ISE 设计套件软件版本支持 28nm FPGA 系列所采用的智能时钟门控制技术和第五代部分可重配置技术，将动态功耗再次降低 30%。此外， 0.9V Vcc低功率级器件可将静态功耗和动态功耗分别再次降低 27% 和 20%。
应用实例
取代有线通信架构的核心—高端ASIC
在有线通信领域，由于容量和连接性要求极高，因此最常采用ASIC方案。但据赛灵思公司亚太区市场及应用总监张宇清先生介绍， Virtex-7超高端FPGA可替代ASIC成为全球首款单芯片300G可编程桥接器，性能、带宽和功耗均能与ASIC相媲美。
取代数码单反相机中的多个ASSP
随着人们对消费类电子产品的性能要求不断提高，高级数码相机日益流行。预计到2010年数码相机的销售量达到1.5亿台，其中单反相机将占上述相机总数的10%，这就意味着若用FPGA取代单反相机中的多个ASSP，将给FPGA带来7,500万~15,000万美元的巨大商机。单反相机属于高端电子消费品，厂商要尽可能避免IC过时的问题，自动对焦功能又对电机控制的精度要求高，而便携式产品的共性又要求低功耗和低成本。若在单反相机中采用单个Artix-7 FPGA即可代替9 个ASSP，不仅满足单反相机的应用要求，而且使成本降低66%，功耗降低37%，尺寸缩小85%。
FPGA 发展能取得如此巨大进化变革并非偶然，这是赛灵思快速推进业界发展里程碑的重大步骤，目标就是更好地为开发人员、最终市场和应用提供可编程技术，顺应了“可编程技术势在必行”这一发展趋势。
下载文档
