COB 封装中芯片在基板不同位置的残余应力

　　l 引言

随着芯片技术的迅猛发展，重量轻、尺寸小的新一代智能电子产品不断问世，对电子封装的封装密度要求也越来越高, 多芯片模式(MCM，Muiti - ChipModuie)是其中的一种解决方案。它是将两片或两片以上的芯片集成在一起的技术。为了有效地利用基板材料的面积，经常采用COB(Chip on Board)的贴装方式将芯片粘贴在基板的不同位置。由于封装所带来的残余应力将直接影响芯片的性能和使用寿命，所以有必要了解有机基板材料上的不同位置的残余应力。国内外尚未发现这方面相关的报道。另外, 和其他方法如激光干涉法[ l ]、X 射线衍射法相比，压阻传感测量法最适合于实时监测[ 2 - 4 ]。本研究将研究粘贴在不同位置的芯片表面的残余应力, 并且原位测量热处理过程中的应力变化过程。

2 实验原理、方案及装置

图1 是硅的(111)面示意图。在实验中采用的是基于此面上的n 型硅压阻传感芯片。根据相关的压阻理论，采用平面应力解的力学计算公式[ 2 ] ,

图1 (111)硅片

其中，Oij 是应力分量，!1、!2 是相互独立的压阻系数，R1、R2、R3、R4 分别代表b = 450，900，1350，1800

四个方向的电阻值，△R 表示在应力作用下和无应力作用下的电阻差值。

图2 测试用的硅压阻传感芯片