EDA
芯片封装设计软件SPB 16.2版本（Cadence）
时间：2008-08-21 10:10:00
手机看文章
扫描二维码
随时随地手机看文章
[导读]Cadence设计系统公司近日发布了SPB 16.2版本，全力解决电流与新出现的芯片封装设计问题。
Cadence设计系统公司近日发布了SPB 16.2版本，全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装/系统级封装（SiP）小型化、设计周期缩减和DFM驱动设计，以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装/SiP的数字、模拟、RF和混合信号IC封装设计师的效率。
设计团队将会看到，新规则和约束导向型自动化能力的推出，解决了高密度互连（HDI）衬底制造的设计方法学问题，而这对于小型化和提高功能密度来说是一个重要的促进因素，因而得以使总体的封装尺寸大大缩小。通过促成团队型设计，多个设计师可以同时进行同一个设计，从而可以缩短设计周期，让总设计时间大大缩短，实现了快速上市。
当今业界围绕低功耗设计，尤其是在无线设备以及使用电池的设备中，高效的供电网络（PDN）对于满足功耗管理目标是至关重要的。新的电源完整性技术让设计师能够高效率地解决供电设计问题，实现用电的充分性、高效性和稳定性。
此外，通过与制造设备厂商Kulicke & Soffa达成协议，Cadence使用 Kulicke & Soffa认证的键合线IP配置库，实现了DFM导向型键合线设计，提高了产出率并减少了制造延迟。
SPB 16.2版本将于2008年第四季度上市。
设计团队将会看到，新规则和约束导向型自动化能力的推出，解决了高密度互连（HDI）衬底制造的设计方法学问题，而这对于小型化和提高功能密度来说是一个重要的促进因素，因而得以使总体的封装尺寸大大缩小。通过促成团队型设计，多个设计师可以同时进行同一个设计，从而可以缩短设计周期，让总设计时间大大缩短，实现了快速上市。
当今业界围绕低功耗设计，尤其是在无线设备以及使用电池的设备中，高效的供电网络（PDN）对于满足功耗管理目标是至关重要的。新的电源完整性技术让设计师能够高效率地解决供电设计问题，实现用电的充分性、高效性和稳定性。
此外，通过与制造设备厂商Kulicke & Soffa达成协议，Cadence使用 Kulicke & Soffa认证的键合线IP配置库，实现了DFM导向型键合线设计，提高了产出率并减少了制造延迟。
SPB 16.2版本将于2008年第四季度上市。
下载文档本站声明： 本文章由作者或相关机构授权发布，目的在于传递更多信息，并不代表本站赞同其观点，本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者，如若文章内容侵犯您的权益，请及时联系本站删除。
换一批
延伸阅读
热门文章
编辑精选
更多
论坛活动
技术子站
更多
资料下载
更多
技术学院
- TrendForce集邦咨询: HBM4受规格提升与英伟达策略调整影响，预估量产时程延至2026年第一季度末
- TrendForce集邦咨询: MLC NAND Flash转向利基型产品，大厂淡出供应引发供应链重组
- TrendForce集邦咨询: 受春节减产影响，预估2026年一季度LCD电视面板供需转紧
- TrendForce集邦咨询: 原厂产能倾向Server应用，2026年第一季度各类存储器产品价格全面持续上涨
- TrendForce集邦咨询: TCL华星并购兆元光电，品牌与面板厂垂直整合Micro/Mini LED产业趋势深化
- TrendForce集邦咨询: 下调2026年全球笔电出货量预估年减至5.4%
- TrendForce集邦咨询: 近眼显示对OLEDoS需求将逐年提升
- 超详细解析！中断函数调用不可重入函数的后果
