当前位置:首页 > EDA > 电子设计自动化
[导读]新思科技有限公司今天宣布推出快速原型系统HAPS™-60系列,这是一种可降低复杂SoC设计和验证挑战的综合解决方案。HAPS-60系列是Confirma™ Rapid Prototyping Platform快速原型平台的一部分,是一种易于使

新思科技有限公司今天宣布推出快速原型系统HAPS™-60系列,这是一种可降低复杂SoC设计和验证挑战的综合解决方案。HAPS-60系列是Confirma™ Rapid Prototyping Platform快速原型平台的一部分,是一种易于使用和具有高性价比的快速原型系统,它采用运行在实际速度的、真实的接口,可确保早期的硬件/软件的协同验证和以接近实时的、实际运行速率实现系统级集成。HAPS-60系列内置最新的Xilinx Virtex™-6器件,集性能、容量、预先测试过的IP和先进的验证功能于一身,提供了市场上最全面的原型系统。

由于缺乏各种可负担的、而且随时可用的基于硬件的验证解决方案,一直迫使设计师们在设计周期的后期才开始硬件/软件协同验证和系统级确认,但是在最后时刻增加的系统级硬件和软件错误通常造成项目的延迟。HAPS-60系列所提供的一种独有的功能和特性组合,确保了在设计周期的更早阶段开始软件开发和系统级验证。

 “通过将增强的性能和容量、预先测试过DesignWare IP和先进的验证模式,与经验证过的Confirma软件套件结合在一起,HAPS-60系列提供了成本和上市时间优势,而这些是传统的、单独基于硬件的验证模式或客户订制化的原型板所不可能具备的。”Synopsys高级副总裁兼解决方案部总经理Joachim Kunkel说:“通过借助Synopsys分别在硬件、软件和IP方面的技术领先地位,Synopsys为设计师们提供了一种独有的原型平台,可显著简化他们的系统验证和软件开发过程。”

 “Virtex-6 FPGA提供了业界领先的性能和逻辑门容量,可确保HAPS-60系列满足今天的SoC验证需要。” Xilinx产品解决方案和管理副总裁Mustafa Veziroglu说:“全新的HAPS-60系列融合了高性能Virtex-6器件和各种新特性以及先进的验证功能,为设计师们提供了一种业界领先的快速原型解决方案。”

HAPS-60系列的主要特性包括:
• 最高的性能:HAPS-60系列实现了高达200MHz的时钟频率,可支持要求实时接口的各种应用,比如视频、蜂窝数据和实时网络流量。HAPS-60系列的运行速度比HAPS的上一代产品提高了30%,还包含其它解决方案所没有的各种性能增强技术。这种技术优势确保了全系统集成和现实环境中所有硬件和软件的检测。软件开发者通过在接近实时和系统级环境中编写、执行和调试代码而获益匪浅,从而确保在芯片问世前的几个月就能尽早发现和消除硬件和软件中的错误。
• 最高的容量:HAPS系统的灵活架构,与先进的高容量分区软件和全新自动化高速时分复用(HSTDM)相结合,使HAPS-60系列实现了比其它各种原型系统更高的容量。这种容量优势使设计团队能够为各种非常大的片上系统芯片建立原型。单独的一块HAPS电路板能够支持高达1800万ASIC门(是上一代容量的两倍多)的各种设计,而且还可将多个电路板连接在一起,从而实现更高的容量。
• 预先测试过的IP:许多DesignWareTM IP核, 诸如超高速SuperSpeed USB3.0、PCI Express™和HDMI等,已经在HAPS系统上经过预先测试 ,设计师们在从事系统级硬件和软件原型验证过程中,可以采用这些相同的并已经验证过的SoC产品级RTL,从而获益非浅。从原型到生产采用相同的RTL可缩短项目进度和降低风险。有了预先测试过的DesignWare IP,采用HAPS系统的项目负责人就能够将他们的工程资源集中到产品差异化和系统确认,而不是对其原型的IP部分进行验证。
• 先进的验证功能:HAPS-60系列提供了过去原型系统所不具备的先进验证功能,使设计师们可以在设计周期的更早期采用HAPS-60系列从而缩短验证时间。基于Synopsys的高性能通用多源总线(UMRBus)技术,新的验证模式包括了通过标准PLI接口和SCE-MI 2.0事务级接口与Synopsys VCSTM、Innovator产品、C/C++程序和其它事件驱动仿真器之间的协同仿真。

关于HAPS高性能ASIC原型系统

HAPS高性能ASIC原型系统(HAPS High-performance ASIC Prototyping System™)是Synopsys Confirma Rapid Prototyping平台的一部份。HAPS系统由各种高性能原型电路板组成,非常适用于系统验证和嵌入式软件开发。HAPS是一个模块化的电路板系统,由精选的现成主板和现成的或客户订制的子板组成,通过采用多种不同的堆叠方式来适应和支持多种设计风格和要求。HAPS系统独特的模块化允许相同的主板能够在多个项目或配置上重复使用,只需简单地增加或更换子板或子系统。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

摘要:群星闪耀,亚洲科技FF盛宴 澳门2024年6月12日 /美通社/ -- 5月25日,第四届BEYOND国际科技创新博览会(BEYOND Expo 2024)以"Embracing the Uncertaintie...

关键字: 创始人 AN STAGE BSP

其中囊括迈阿密站和摩纳哥赛车史上首次双赛 英国伦敦2024年6月11日 /美通社/ -- FE 今天宣布了ABB 国际汽联电动方程式世界锦标赛第11赛季的暂定赛历,这将是其历史上首次完成17场比赛,跨越几个大洲在11个...

关键字: 电动 BSP ABB GEN

北京2024年6月11日 /美通社/ -- 6月6日-8日,2024中国汽车重庆论坛举行。论坛以"在变革的时代 塑造行业的未来"为主题,吸引全球行业精英,重点关注新能源、智能...

关键字: 中国汽车 数字化 BSP AN

柏林2024年6月11日 /美通社/ -- 据德国汽车行业协会(VDA)的最新消息,去年德国生产了127万量电动汽车(BEV和PHEV),其中95.5万辆是纯电动汽车。这使得德国成为欧洲生产电动汽车最多的国家。预计今年德...

关键字: 电动汽车 BSP 纯电动汽车 AI

作者 Mohamad Ali| IBM咨询首席运营官 北京2024年5月24日 /美通社/ -- 生成式AI的兴起几乎在所有面向上给业务带来改变。根据 IBM 商业价值研究院最新的年度 CEO 研究,近60%...

关键字: IBM AI BSP 模型

在ASIC设计中,项目会期望设计将代码写成clk-gating风格,以便于DC综合时将寄存器综合成clk-gating结构,其目的是为了降低翻转功耗。因为当控制信号(vld_in)无效时,使用了clk-gating后的...

关键字: IC设计 clock-gating ASIC

台北2024年5月21日 /美通社/ -- 提供针对AMD WRX90和TRX50主板优化的DDR5 OC R-DIMM 提供容量128GB(16GBx8)到768GB(96GBx8),速度5600MHz到8...

关键字: AMD 内存 BSP GB

上海2024年5月20日 /美通社/ -- 2024年5月16日,世界知名的生命科学公司 Eppendorf 集团于第二十三届生物制品年会上成功举办了"疫路超越 推流出新"的产品发布会,正式推出大规模...

关键字: RF PEN BSP IMAC

北京2024年5月20日 /美通社/ -- 过去五年里,支付和收款方式日新月异,其发展和变化比过去五十年都要迅猛。从嵌入式数字商务的出现,到"一拍即付"的...

关键字: VI BSP PAY COM

华钦科技集团(纳斯达克代码: CLPS ,以下简称"华钦科技"或"集团")近日宣布致敬 IBM 大型机 60 载辉煌历程,并将继续实施集团大型机人才培养计划。

关键字: IBM BSP 研发中心 PS
关闭
关闭