更多

  • 继鸿海后，传SK海力士加入战局送件投标东芝半导体业务

    东芝半导体拟释出存储器业务股份，吸引各界觊觎。先前传鸿海已经投标，最新消息指出全球第二大存储器厂SK海力士也想抢下这块肥肉，提升NAND Flash竞争力。DRAMeXchange数据显示，SK海力士在全球NAND Flash的市占率为12%。 路透社周一引述知情人士消息报导指出，海力士已默默送件参与竞价，但由于才刚起跑，海力士目前还未决定标购股份的规模。 快闪存储器是数据储存的大势所趋，海力士与东芝在这方面原是竞争者关系，但若能联手则可增加竞争力，形成新阵线对抗共同强敌三星。对于上述报导，海力士暂时拒绝评论。 东芝一月份曾透露将卖出存储器事业少数股份，约两成以内，希望换取两千多亿日圆(17.9亿美元)现金，于三月底完成出售股份交易，来打消核电事业数十亿美元的亏损。目前东芝已出售手中日本显示器(JDI)的所有股票，估计售价略低于40亿日圆(约3,560万美元)，获利超过10亿日圆。 据了解，有意投资入股的企业或基金超过10家，除了台韩双海之外，觊觎东芝存储器事业的还有私募基金、美国西部数据与日本政策投资银行(Development Bank of Japan)等。 市调机构DRAMeXchange数据显示，在全球NAND Flash产出比重上，三星市占率约为36%，东芝/西数阵营合计约35%，美光/英特尔阵营则为17%，SK海力士为12%。其中三星、美光和SK海力士均拥有DRAM以及NAND Flash，在存储布局上更具有策略纵深，但东芝/西数阵营仅有NAND Flash，在面对变化波动甚大及高投资金额特性的存储产业时，所面临的挑战更为严峻。

    半导体 东芝 半导体 海力士

  • 台湾旺报：大陆半导体产业黄金期已至

    2017年中国半导体预料将由目前的半导体封测主导的全球分工格局逐步走向集成电路设计、集成电路制造，以及材料与设备逐步突破的方向全面发展，不但产业链趋于完整，集群效应也开始显现，等同中国半导体业的发展即将再下一城。 2015至2020年大陆半导体产业规模的年复合成长率将超过两成，远高于全球平均3-5%的增幅。 而随着中国2025制造、互联网+等战略实施之下，大陆半导体产业在全球的市占率更将进一步扩大，显示产业黄金发展期已至。 事实上，物联网、汽车电子带来巨大的新兴市场，将给予中国半导体厂商更大的空间与机会，更何况中国本身是全球最大的下游终端需求与加工市场，存在巨大的国产替代空间，显然中国相对于日本、南韩、台湾的独有优势，即是庞大的内需市场。 藉由市场的磁吸效应，加上提供优渥的薪酬与其他配套福利，正不断吸引来自于全球的技术与人才。 再者，摩尔定律开始放缓，也给予中国厂商更长的学习时间，使其与国际大厂的差距获得缩小的机会。 除此之外，政策支持力道持续不间断，特别是国家集成电路产业投资基金发挥关键的作用，截至2016年8月底，该基金承诺投资超过638亿元人民币，带动社会投资超过1500亿元人民币，而投资中国企业龙头公司的家数达到27家，投资项目为37个，更重要的是，国家集成电路产业投资基金不仅在产业链重要环节扶植重点公司，也战略性地引导差异化竞争， 提高产业发展的效率。 在细项产业发展方面，2017至2018年中国内存产业将进行0-1的突破，其中紫光集团动作频频，2016年底宣布总额高达240亿美元的投资案，计划在武汉东湖高新区兴建全球单一最大3D NAND Flash厂，将由旗下的长江存储来执行此规画，第一期计划预定2018年建成启用投产，2020年全部完工，每月产能将达到30万片。 短期内首要观察的是紫光集团的3D NAND Flash是否能顺利于2018年投产，毕竟其技术来源是以Spansion为主，是否能由其过去在MirrorBit、SLC NAND等技术优势延伸至3D NAND Flash，尚有疑虑。 不过中长期来说，中国在内存市场势必将找到突破口，也将打破全球内存市场由南韩、日本、美国等业者寡占的局面。 至于2017年中国晶圆代工的发展主轴仍将以中芯国际为重，除持续抢攻先进制程、成熟制程、特殊制程的布局外，年产能大幅扩充将是营运的重心，中芯国际除宣布在上海厂区投资兴建新的12吋集成电路生产线共计新增总投资近千亿元人民币之外，同时也将扩充位于天津西青经济技术开发区8吋厂的产能，更将在深圳新设12吋晶圆生产线，显示采取产能充分扩张政策。

    半导体 中国半导体

  • Energous与Dialog合推无线充电IC 可能导入iPhone 8

    苹果(Apple)零组件供应商Dialog Semiconductor及Energous，共同推出一款名为“DA4100 RF-Transmit”的全新无线充电IC零组件，基于Energous的WattUp无线充电系统所开发，体积更小仅7mm x 7mm且价格更低廉，未来或可能内建于苹果下一代的iPhone，协助苹果将无线充电技术导入未来的iPhone及iPad等机种。 根据Apple Insider报导，这款无线充电IC结合安谋(ARM) Cortex-M0+核心、RF射频传输器以及电源管理功能，由于体积更缩小，对于欲持续开发体积更小、功能更强大装置的制造商来说，将具备采用的潜在吸引力。目前Dialog与Energous已将这款无线充电IC芯片组送样给客户，不过仍不清楚何时将开始大规模量产。 Energous的WattUp平台采用小型天线来传输电力，而非采感应式充电线圈系统;借此传输技术上的改变，将可延长移动装置与无线充电传输装置之间的无线充电距离。在此情况下移动装置若要充电时，无需如同现有系统，一定要放在特定充电基座或特殊磁性连结装置，而能够在距离该充电传输装置几英尺远之处，进行无线充电。 Dialog Semiconductor与Energous最先是在2016年11月签署合作协议，这款无线充电IC则是此合作关系下首款共同推出的零组件，经此协议所有Energous的技术都将在Dialog品牌旗下进行销售，也会透过Dialog管道销售;Dialog也会提供Energous达1,000万美元投资金额作为合作的一部分，Energous也可取得Dialog销售及分销管道。Dialog企业发展暨战略资深副总裁Mark Tyndall表示，与Energous合作主因在于看见Energous技术对无线充电领域的突破性变革潜力。 Energous此前在财报电话会议上曾提到，该公司产品多数的早期采用者均为Dialog现有客户，并曾传出Energous在与苹果合作为iPhone开发可行的无线充电解决方案，Energous在2015年3月也曾提到，该公司与一家一线消费性电子大厂有一项开发暨授权协议，加上苹果又是Dialog最主要客户，占Dialog整体订单逾7成比重，种种关系都让外界对Energous及Dialog与苹果合作开发无线充电技术有诸多猜想。 但Energous可能非唯一供应iPhone 8无线充电IC芯片的潜在供应商，稍早有大陆供应链报导传出，全球最大桥式整流器(GPP)厂商敦南科技(Lite-On Semiconductor)已获得逾半GPP订单，该订单产品将被应用在即将推出新一代iPhone无线充电器中。

    半导体 苹果 零组件

  • 全球TDDI芯片需求爆发 芯片价格下滑恐扩大产业洗牌

    全球智能手机市场吹起全屏设计风潮，让TDDI(Touch with Display Driver)芯片需求明显爆发，面对2017年TDDI芯片新一波商机，台系IC设计业者却出现两样情，台系LCD驱动IC双雄联咏、奇景光电纷忧心主力芯片平均单价下滑过速，将冲击毛利率，但新上手的敦泰、谱瑞却看好TDDI芯片，将带来全新的营收及获利成长动能。由于TDDI芯片整合LCD驱动IC及触控IC，但平均报价却低于原先2颗总和，恐带给台湾LCD驱动IC产业更激烈的洗牌效应。 新思(Synaptics)在购并瑞萨(Renesas)LCD驱动IC产品线后，便重点开发TDDI芯片解决方案，希望借此全新应用，再次敲开苹果(Apple)采购大门，随着TDDI芯片技术更趋成熟，加上2017年新款智能手机掀起全屏设计风潮，新思布局多年的努力，可望在iPhone 8看到一些成果。 至于敦泰及谱瑞在先后购并旭曜、赛普勒斯(Cypress)触控IC产品线后，亦加速投入TDDI芯片解决方案的研发工作，敦泰自2016年下半开始交货给大陆智能手机业者，谱瑞也开始有新单到手，2017年将是敦泰、谱瑞重新交出傲人成绩的好时机。 相较于新思、敦泰及谱瑞等新人笑的情形，联咏、奇景光电等过去全球LCD驱动IC市场老大，则因为对于TDDI芯片解决方案的投入有些犹豫，导致产品推出时程及力道略为延误，2017年才计划后发先至的追赶动作，让联咏、奇景光电业绩成长步调出现一些压力。 业界人士指出，其实联咏、奇景光电最早是看好OLED驱动IC全新产品线的业绩成长爆发力，并押注研发资源，但偏偏碰上三星电子(Samsung Electronics)技术性不给单，让内部OLED驱动IC新品成果收割时程被迫递延1~2年，只得重新回头争取TDDI芯片商机。 尽管TDDI芯片整合LCD驱动IC及触控IC，最终报价却低于原先2颗芯片总和的变相砍价，让台系一线LCD驱动IC设计大厂先前多少有一些排斥效应，不过，2017年全球OLED驱动IC市场商机仍由三星一家独霸，且短期内没有释单的计划，面对TDDI芯片市场需求趋势已形成，让国内、外IC设计业者争相推出产品，以免被客户淘汰。 IC设计业者指出，原先竞局稳定的台系LCD驱动IC供应链，恐将迎来新一波的产业版图洗牌效应，2017年除了见TDDI芯片新人笑之外，LCD驱动IC双雄如何因应TDDI芯片竞争压力，争取更多客户支持，则仍有待努力。

    半导体 芯片

  • 东芝、Sony独立半导体事业 未来成效可能大不相同

    东芝(Toshiba)因为核能事业三度减损，必须让半导体事业独立上市筹资，虽然有人认为Sony现在也让电视、半导体等事业各自独立，并成功让家电事业转亏为盈，东芝半导体事业独立并非坏事;但Sony与东芝的风气不同，援引Sony范例或许不佳。 比方Sony与东芝及美国IBM在2007年前后合作，以IBM的PowePC CPU架构为基础，共同研发高性能CPU、Cell时，东芝的工程师便问Sony旗下的Sony Computer Science研究所资深研究者，高安秀树，为何Sony生产Cell的良率就比东芝还高。 据日本工业新闻报导，Sony提高半导品产品良率的办法，就是现在称为大数据(Big Data)分析的作法，他们彻底收集生产过程任何可能数据化的资料，将约100万笔的资料进行各种分析，从中找出不良品产生的原因，据以改善制程，因此Sony生产Cell良率较高。 虽然使用Cell的PlayStation 3，因经营策略错误而失败，带给相关厂商重大损失，但这不是生产技术的问题;现在Sony的CMOS影像传感器，成为该厂主要产品，在全球智能手机市场市占率达40%，自信技术领先同业2~3年，原因就在于Sony比其他厂更早采用各种改善制程的技术。 同样是半导体事业，Sony的着眼就与东芝不同，要说双方独立后结果会相同，很难断言。而且双方半导体事业独立缘由也不同，东芝是因为钜额亏损不得不设法独立筹资，以免跟着倒闭，否则东芝还是想牢牢掌握半导体事业;Sony则是认为半导体事业独立经营会更灵活，所以早早让他们独立。 东芝与Sony在日本企业中都算是很早就让旗下事业独立的公司，但东芝的家电与电力事业差异太大，独立后双方人才互不流通，导致公司内出现PC帮、核电帮之类的派系，搞派系斗争，对公司并没有好处。 Sony早先事业各自独立时发现可能出现协调不良的现象，就把各事业再度整合，这次再度让各事业独立，则是鉴于电视事业从2012年开始的行销改革，在2014年独立后，当年便转亏为盈，才让其他事业比照办理。 而Sony的家电事业隔阂并没有东芝的电力与家电这么大，这次组织改造又是把各事业的人平均分散打到各个子公司内，加上高层仍兼任总公司的职务，常常会回来一起协调，至少短期内不怕发生东芝的各个事业各成派系的问题。 现在东芝的半导体事业独立，究竟会是东芝振衰起敝的关键，还是倒闭前的最后挣扎，有待持续观察。

    半导体 sony 东芝

  • RS Components为工程师和学生推出树莓派易焊原型开发板

    Electrocomponents plc 集团(ECM)旗下的贸易品牌RS Components (RS) 针对极受欢迎的树莓派信用卡尺寸计算机板，推出了一款40引脚的焊片板。 由RS独家供应的新款RS Pro焊片板是电子工程师基于树莓派开发原型产品的理想工具，也很适合学生和电子初学者的教育和培训用途。 这款焊片板由RS专门设计，用于配合树莓派使用，其尺寸与树莓派相同，提供了总计40个焊片端子，与树莓派上的40只引脚相匹配。这款RS Pro板子通过树莓派的GPIO排针连接器进行连接，它凭借易于连接和断开的焊接连接，提供了焊接和脱焊电子元件的简单方式，从而为用户和开发者提供了灵活的原型开发能力。优质SRBP板的成本非常低，这也意味着可以廉价更换。 焊片板上的各个孔与树莓派中的安装孔对齐，使用包含四个支脚和八个螺钉的一个附加安装套件，便可安装在树莓派下面。此外，焊片板中的中心槽允许带状电缆穿过。 RS还提供非常适合设计电路板和开发原型产品，包括示波器和万用表在内的广泛系列测试和测量设备，以及精选的焊接台和静电放电(ESD)控制设备，均在RS网站上的电子工作台应用页面中有详细介绍。 RS独家在欧洲、中东和非洲 (EMEA)和亚太地区推出用于树莓派的RS Pro焊片板。

    半导体 components rs 树莓派 开发板

  • 「2017慕尼黑上海电子展」e络盟将展出最新系列产品及专属支持服务，全方位满足电子设计与开发工程师的需求

    21ic讯—近日消息，e络盟宣布将亮相2017慕尼黑上海电子展。届时，e络盟将展示一系列产品、工具及解决方案，精彩呈现“e络盟与您共筑未来”的展会主题。e络盟诚邀您于3月14日至16日期间莅临e络盟展台(E5馆5431号展位) 参观面向电子系统设计、维护与维修的全新产品与解决方案。 此次展会是e络盟自安富利收购以来首次面对中国用户全方位展示其重点产品与服务内容。作为电子元器件与开发服务分销商, e络盟能够为客户在教育、创客开发、研发、设计、测试、生产、维护等流程的各个阶段提供支持，以帮助他们提升自身能力并进行产品开发。通过与安富利的强强联合，e络盟现在甚至可以提供批量生产服务。 e络盟大中华区销售总监朱伟弟也表示:“无论你是电子爱好者、工程师……还是采购人员，你都可以在e络盟展台寻找到所需的最新产品和技术，以及高质量服务。” 观众只需登录http://cn.element14.com/chinaelectronica2017-register报名参展，即可前往e络盟展台(E5馆5431号展位)领取价值30元的星巴克代金券，更可现场了解e络盟的专业设计与制造服务，参观e络盟提供的一流产品系列、强大的测试与测量解决方案及领先的教育与创客活动。观众还将有机会亲自体验来自TI、TE Connectivity、Hammond、Weller、 Bulgin、Richtek、 Lapp Group及RECOM等的最新创新技术，观看现场演示及教育视频，这些都将是未来几个月备受市场瞩目的焦点。 此外，e络盟展台还将重点演示树莓派3代B型板及相关系统设计。该新一代开发板内置无线及蓝牙连接，运行速度更快且功能更强大。凭借对低功耗蓝牙和无线LAN的支持，树莓派3代“开箱”即可支持各种创新应用开发，如物联网连接、蓝牙耳机或音箱流媒体传输、Wi-Fi网关及家庭云存储等。

    半导体 电子元件 e络盟 电子设计 慕尼黑电子展

  • 新式TII技术可望微缩超越9nm

    最新的「倾斜离子注入」(TII)制程据称能够实现比当今最先进制程更小达9nm的特征尺寸... 美国柏克莱实验室(Berkeley Lab)的研究人员日前发表最新的「倾斜离子注入」(tilted ion implantation，TII)制程，据称能够降低制造先进芯片的成本、缩短研发时间，同时实现比当今最先进制程更小达的9奈米(nm)特征尺寸。 近年来，随着芯片制造成本和复杂度的快速增加，延缓了摩尔定律(Moore’s law)的进展，该实验室的研究结果显示利用这项新技术有望降低芯片的制造成本和复杂度。 不过，目前还不清楚芯片制造商是否会采用这项技术。 「我们利用氩离子选择性地损坏光罩薄层的某些部份，」在最新一期《IEEE电子组件处理》(Transactions on Electron Devices;TED)发表研究论文的第一作者Peng Zheng说：「它能自对准且按照现有垒加光罩的特征倾斜，所以并不存在现有双微影蚀刻(Litho-Etch-Litho-Etch;LELE)方法的问题。 无法对准一直是这种LELE途径的致命伤。 」 他说，相较于目前在16nm及更先进制程节点广泛使用的自对准双图案(SADP)微印技术，这种新途径能够将成本降低50%，同时提高达35%的传输速率。 「与需要多层沉积和蚀刻制程的SADP相较，这种注入制程非常便宜，」而SADP还需要能够承受150℃以上处理的相对昂贵材料。 在该研究报告中提及的9nm特征尺寸，意味着TII可用于产生18nm至20nm的间距。 相形之下，台积电(TSMC)在最近的国际电子组件会议(IEDM)发表的论文指称，目前，其7nm制程、M0层的最小间距为40nm。 早在2015年时，柏克莱实验室就曾经向该研究计划的两家资助商——应用材料(Applied Materials)和Lam Research介绍了这种技术，同时也在去年的SPIE先进微影技术会议(SPIE Advanced Lithography conference)上展示了原型结果。 图1：TII技术能产生小至9nm的特征尺寸 探索量产应用之路 图2：利用TII途径(a)沉积薄氧化物和硬式光罩(HM)层，并以微影技术在HM上印刷特征。 然后，(b)以相反的角度注入氩离子。 蚀刻掉氧化物层的损坏部份，并移除HM(c、d)。 待移除氧化物(e，f)后，再以图案化的氧化物层作为HM，对其下的IC层进行图案化 由于这种TII技术使用「相当标准的CMOS制程...... 我很确定有些晶圆厂已经对其进行了尝试，因为它比SADP技术更容易。 不过，由于这个产业极其竞争，预计要到顺利实现量产之后，他们才会透露相关细节，」他说。 不过，在采用这项技术以前，都必须先获得柏克莱实验室的技术转移办公室授权，目前他们也正在申请专利，他接着说。 至于后续的研究方向，研究人员正在探索如何使用该技术图案化微型孔洞。 他们还将探索如何使用这项技术协助放松当前在16nm及更先进制程节点使用SADP所要求的严苛设计规则。 此外，他们也会继续尝试新材料。 该论文还有两位值得注意的共同作者——Axcelis首席组件科学家Laxard Rubin，以及Berkeley副校长Tsu-Jae King Liu，他同时也是FinFET与SADP技术的共同发明人。 而第一作者Peng Zheng，最近取得了柏克莱大学的博士学位，即将在英特尔(Intel)从事先进制程研发。 至于这项技术本身，市场观察机构VLSI Research总裁G.Dan Hutcheson评论说：「这绝对是令人印象深刻的研究成果，」但他也指出了几个可能阻碍该技术导入的商业现实。 Hutcheson说，「成本大幅降低，虽然令人印象深刻，但并不足以让业界公司『弃旧换新』——只需看看绝缘层上覆硅(SOI)的情况就清楚了。 」他指的是SOI技术经漫长市场化之路的过程。 此外，「还有许多悬而未决的风险问题，例如良率以及对于基底层的损坏程度等，」他并补充说，业界芯片制造商「在涉及实际建置时，通常会变得很保守。 」

    半导体 cmos 9nm

  • 英飞凌估2017年汽车芯片业务可望受惠

    德国芯片大厂英飞凌(Infineon)于2日发布2017会计年度第1季(2016年10~12月)财报，排除特殊项目后的营业利率来到2.46亿欧元(约2.65亿美元)，成长达12%。英飞凌并指出，来自汽车产业对车用芯片的需求性，特别是大陆车市的需求动能，将有助推升该公司2017年度营运表现，显示当前全球电动车及自驾车发展浪潮，也可望让上游相关车用芯片制造商受惠。 根据路透(Reuters)报导，2017年度第1季车用芯片营收占英飞凌整体营收比重超过4成，包括美国电动车大厂Tesla及韩国现代汽车(Hyundai)等汽车制造商，以及博世(Bosch)及Continental等汽车零组件供应商，都是英飞凌车用芯片重要客户，英飞凌车用芯片主要用在如管理汽车电源供应、减少碳排放、启动安全气囊以及协助巡航控制等用途上。 英飞凌2017年度第1季车用芯片业务营收表现成长15%，车用芯片业务营业利润年增率更高达58%，这样的成长态势主要受惠于近来全球汽车制造商蜂拥投向自驾车及电动车开发，对车用芯片产生的更大需求性。 不只英飞凌，恩智浦、意法半导体(STMicroelectronics)、德州仪器(TI)以及瑞萨(Renesas)等英飞凌主要竞争对手，同样受惠于这波新兴汽车技术开发的浪潮。例如恩智浦2日发布最新一季财报显示，该公司2016年第4季汽车芯片业务营收成长达17%;德仪也受惠于其车用及工业市场类比及嵌入式芯片产品需求强劲，带动最新一季营收表现优于预期。 英飞凌表示，预期该公司截至2017年9月30日的2017年度整体营收可望达到68.6亿欧元，年成长达约6%，营业利润率达16%，与市场分析师预测值相符。不过英飞凌财务长Dominic Asam表示眼前仍有太多不确定性，诸如英飞凌即将到来的新一轮与客户谈判芯片价格。英飞凌执行长Reinhard Ploss则称，现阶段英飞凌订单收益仍佳。 目前英飞凌是全球仅次于恩智浦(NXP)的全球第二大车用半导体供应商，据市场研究公司Strategy Analytics调查，英飞凌在这块市场的市占率为10.4%，较恩智浦少约3.8个百分点。全球每15辆汽车就有1辆搭载英飞凌芯片产品。

    半导体 半导体产商

  • 芯片实验室全新量产方式出炉：每个芯片成本只需1美分

    来自斯坦福大学医学院的科学家近日成功研发了“芯片实验室”(lab on a chip)的全新量产方式，每个芯片的成本只需要1美分，而生产时间只需20分钟左右。科研团队想要为低收入国家创造廉价的诊断方法，生活在这些地区的人们无法承担其他地区的先进医疗手段。 全新的量产方式分为两个部分。第一个部分是清洁的硅树脂微流体室，用于存储患者的细胞以及可重复使用的电子条。第二个部分是使用可大批量商业采购的导电纳米颗粒墨水的喷墨打印机，用于在电子条的柔性聚酯片上进行打印。 这款设备设计用于处理最小容量的样本，并能从混合物中提取单细胞，分离稀有细胞和基于细胞类型的指定细胞。这种方式能够在不标记的情况下对细胞进行分析，避免了使用荧光或者磁性标记来追踪细胞的高昂费用。

    半导体 芯片

  • 全球半导体迈入中年危机 对中国来说却是转机

    自从Intel的联合创始人戈登摩尔在上世纪六十年代发布“摩尔定律”以来，半导体产业界在这个规则指导下迅猛发展，人类社会也在技术的进步中受益不浅。不过近年来随着集成电路的发展，工艺、设备和材料的问题凸显，历经数十年发展的半导体似乎步入了中年期，心事重重了。 　充满朝气的青年期 大家还记得自己的青少年时期吗?对于大多数人来说，这大概是人生中最美好的时期之一。在那段时间里，人生虽然充满了未知，但是也充满了可能性。整个世界对我们来说仿佛是一个埋藏了太多宝物的肥沃土地，不用花太多挖掘就能挖出闪闪发光的金子。 有太多事情吸引着我们的目光，让我们去为之努力并收获满满的回报。喜欢钻研学术的人，可以天天泡图书馆当学霸，并收获解出难题的快乐;喜欢浪漫的人，可以追求属于自己的爱情，在花前月下收获感动;喜欢探索世界的人，可以花时间游历各地看看不同的风景…有太多太多的事情值得我们去发现，去尝试，并从中快速成长。 青年时的我们虽然一无所有，却也拥有整个世界。集成电路也如此。 第一个集成电路 半导体行业在上世纪下半叶到本世纪初的第一个十年正是处在这样充满朝气蓬勃发展的青年期。 那时候，半导体行业依据着摩尔定律以指数规律飞速发展，在短短半个世纪内把集成电路制造工艺的特征尺寸从微米量级缩小到纳米量级，整整一千多倍，而CPU的时钟频率则从MHz级别提升到了GHz级别，性能提升超过了数千倍。大家对于摩尔定律带来的性能提升保持极度乐观的态度，当年英特尔甚至还预计在2010年把时钟频率提升到10GHz!         半导体市场也是频频出现各种机会。每个十年都有各自的半导体市场宠儿： 八十年代是商用计算机，九十年代是个人计算机与网络，本世纪第一个十年则是无线移动设备。 除了时代的主旋律外，还有一些细分市场也获利颇丰，例如数字电视，个人导航等等。半导体市场对于从业者来说有着太多机会，只要仔细发掘都能获得属于自己的宝藏。 大家都相信随着摩尔定律的继续发展，集成电路的性能会继续飞速进化，从而使更多应用成为可能并开拓新的市场。当然，在这样对于乐观氛围下，各路资本也特别青睐半导体行业。就像今天各大风投都在疯狂追逐人工智能公司一样，当年的各大风投都砸钱在半导体行业上，位于加州北部旧金山附近的高科技公司聚集区叫做“硅谷”而不是叫做“码谷”也是因为当年半导体行业比起计算机行业来说要潮太多。 当年半导体业黄金时代的一些故事至今还在资深从业者中间互相流传。 一则故事是说，当年某留学生毕业后就职于某芯片设计公司，他的妻子在国内是一个护士，跟着丈夫来到美国后一时找不到工作，这时丈夫的公司因为特别缺人所以经过简单的培训原来当护士的妻子就进入了丈夫的公司开始画版图(这个故事在今天的版本则是国内从事随便什么职业的人来了美国都可以经过刷题进入FLAG当码农)。 另一个故事则说，21世纪初在互联网泡沫破灭后，许多对于事业缺乏安全感的程序员痛下决心在工作之余苦学电路最后终于成为了一个“越老越吃香”的射频工程师，成为众程序员的榜样。 　 中年的烦恼：钱！钱！！钱！！！ 随着年龄慢慢长大，青年期的浪漫与梦想也渐渐被现实的考量所取代。 对大多数人来说，无论在年轻时做过多美丽的梦，一旦到了必须独当一面的成熟年龄，最大的烦恼都是钱。 在我刚读大学的时候，我喜欢动漫，喜欢打游戏，喜欢音乐，喜欢漫无目的地四处闲逛，每个月可以潇洒地把钱投到自己喜欢的事情上过月光的生活。 然而一毕业，买房的压力顶在头上，不得不放弃这种自由而无用的生活方式，不仅花在兴趣上的钱少了，用在兴趣上的时间也少了(“时间就是金钱，我的朋友!”)。对于度过了青年期后进入社会艰苦打拼的每一个朋友，我相信最大的考量都是经济问题。 摩尔定律背后的逻辑慢慢失效：先进工艺的单个晶体管价格不降反升 半导体业也是这样。 在伴随着光荣与梦想走入成熟期(2010年)之后，突然发现正面临一个现实问题：摩尔定律遇到了瓶颈。 在之前，摩尔定律背后的逻辑是：半导体行业需要以一个合适的速度增长以实现利润的最大化。 上世纪60年代，摩尔发现半导体晶体管制程发展的速度对于一个半导体厂商至关重要。随着制程的进化，同样的芯片的制造成本会更低，因为单位面积晶体管数量提升导致相同的芯片所需要的面积缩小。所以制程发展速度如果过慢，则意味着芯片制作成本居高不下，导致利润无法扩大。 另一方面，如果孤注一掷把所有的资本都用来发展新制程，则风险太大，一旦研发失败公司就完蛋了。 摩尔发现当时市场上成功的半导体厂商的制程进化速度大约是每年半导体芯片上集成的晶体管数量翻倍，于是写了著名的论文告诉大家这个发展速度是成本与风险之间一个良好的折中，半导体业以后发展可以按照这个速度来。摩尔定律背后的终极推动力其实是经济因素。 依据摩尔定律缩小特征尺寸获得红利的过程就像挖掘金矿：在过去，离地表较近比较容易挖掘的金矿已经被挖光了，到了今天，剩下的都是金矿深处的难啃的骨头。 芯片特征尺寸缩小已经越来越困难，必须克服各种科学技术和工程上的难题。归根到底，再继续缩小特征尺寸不是不能做，只是要钱，很多钱。 随着特征尺寸缩小，芯片的成本上升很快。芯片的成本包括NRE成本(Non-Recurring Engineering，指芯片设计和掩膜制作成本，对于一块芯片而言这些成本是一次性的)和制造成本(即每块芯片制造的成本)。 在先进工艺制程，由于工艺的复杂性，NRE成本非常高。例如FinFET工艺往往需要使用double patterning技术，而且金属层数可达15层之多，导致掩膜制作非常昂贵。 另外，复杂工艺的设计规则也非常复杂，工程师需要许多时间去学习，这也增加了NRE成本。 对于由先进制程制造的芯片，每块芯片的毛利率较使用落后制程制造的芯片要高，但是高昂的NRE成本意味着由先进制程制作的芯片需要更多的销量才能实现真正盈利。这使得芯片设计和制造所需要的资本越来越高，而无力负担先进工艺制程的中小厂商则不得不继续使用较旧的工艺。这也部分地打破了摩尔定律 “投资发展制程-芯片生产成本降低-用部分利润继续投资发展制程”的逻辑。 随着摩尔定律背后的逻辑慢慢失效，半导体行业也慢慢地与钢铁，石油等传统大工业越来越像： 进入门槛高，资金需求大，之前几个工程师孤军奋战在自家车库里设计出商用芯片的浪漫故事不再出现，因为缺少资金的支持不可能使用先进工艺，而不使用先进工艺在市场上就缺乏竞争力。 对于大公司而言，由于先进工艺需要的资本越来越多，意味着研发新产品的风险也越来越大。越来越多的公司在市场上的策略从拼命做新产品与竞争对手死磕变成了如何降低风险在市场上坚持下来。 于是，伴随着2008年后的资本宽松，我们在这两年看到了半导体行业前所未见的公司兼并与重组。2015年，半导体行业并购额超过了1300亿美元。而今年，这一热潮不但没有减退，反而呈现出愈演愈烈之势，据统计，2016年前三个季度，全球半导体行业并购额就超过了1200亿美元，全年总额超过2015毫无悬念。这轮兼并也是半导体行业走向成熟期的标志之一，意味着将来一方面使用先进工艺的成本越来越高，另一方面豪强兼并市场上的玩家都是巨头，新玩家几乎不可能去挑战这些巨头。   当资本不再相信梦想 摩尔定律除了在经济学上推动集成电路特征尺寸缩小成本下降外，还使集成电路的性能上升。当集成电路性能上升到一定程度时，量变的积累就会产生质变，从而使新的应用成为可能，并且发展出新的市场。 从大型机-个人电脑-移动计算可以清晰地看到这个脉络：在集成电路性能较弱时，只有大型的计算机才能有意义的事情，但是随着芯片性能越来越强，小型化的计算机也能帮助人们做很多事(办公，游戏，影音娱乐等等)，于是出现了个人电脑这个市场。 进一步，处理器的性能根据摩尔定律越变越强，终于人们发现即使在手机上也能做之前只能在电脑上处理的事(上网，看电影，玩游戏等等)，于是出现了移动计算市场。每一次量变引起的质变都会发掘出一个巨大的市场，从而只要集成电路的性能还随着摩尔定律前进，对于资本来说这就是一个拥有巨大潜力的市场，资本会选择投资一些拥有远大愿景的公司，指望他们投资的公司能在十年或者二十年后改变世界从而获取成百上千倍的投资回报。 处理器时钟频率的增长在近年已趋于饱和，摩尔定律无法支撑半导体业界的美好预期 然而，随着摩尔定律发展遇到瓶颈，集成电路性能指数上升-》使新应用变成可能-》开拓新市场的逻辑链条也被打破。集成电路性能(以处理器为代表)的演进在近几年变缓，相应地，半导体行业的年复合增长率也在下降，然而，半导体行业的制造成本却在飞速上升。 上一个新应用(移动设备)的市场潜力已经被挖掘至接近极限，但是下一代的应用却还没有真正出现。对于资本而言，这意味着投资半导体行业的风险在快速上升，获利的空间却在慢慢缩小。 风投在半导体业的投入逐年减少，半导体初创企业已经不复本世纪初的风光 自然地，半导体行业投资的黄金时代也已经过去，有梦想有故事的半导体初创公司很难再拿到大笔资金。 一方面，纯商业背景的资本对于半导体行业的热情在快速下降，另一方面，即使对半导体行业有兴趣的资本也倾向于收购大公司而非扶植初创公司。在这样的情势下，我们看到的半导体行业格局正是豪强兼并，资本频频动作却不能给从业者带来新的机会，整个行业在向着传统工业的方向变化。 一个典型的例子就是软银在今年年中以320亿美金收购ARM。ARM虽然在移动处理器市场占垄断地位，但是其业务收入并不能支撑其股价。ARM未来在汽车和服务器业务有着巨大的想象空间，然而投资者对于这些目前尚未产生收入的业务并不买账。于是，ARM还是被软银以海量现金收购。这个例子完美地诠释了半导体业界讲故事已经无法让投资者买账，而大资本也青睐大公司更甚于小公司。 从全球态势上看，随着摩尔定律式指数发展接近尾声，似乎半导体业界正在走向传统大工业的范式：进入门槛高，资本投入大，市场上小公司难以找到生存空间。近几年的公司大规模兼并重组正是半导体业界走向成熟的标志性事件。半导体似乎已经失去了之前的活力，但这是真的吗? 　　危机也是转机 对于欧美日韩这些半导体大厂来说，现在的半导体市场对他们来说，是明显的强弩之末，庞大的投入，微薄的利润，会让他们感到前所未有的压力，或强强联合，或优势互补，扶持共同度过这个“寒冬”。 但这对全球久负盛名的半导体厂商来说是一个危机，对于中国这些半导体基础薄弱的厂商来说，是一个转机。 众所周知，中国半导体的根基薄弱，但是中国又是一个庞大的半导体消费市场，庞大的贸易逆差，加上国外供应商和政府的时不时限制，终于令国内业界自上而下加快建设半导体。在国家和多地基金的推动下，外收内发展，中国半导体也终于初具规模。也给中国半导体的未来种下了一个希望。 但我们也要清楚明白一点，国内半导体和国际先进企业的差距，无论是设计、制造、封测、设备或者材料，中国与国外的差距是非常明显的。我们国际在未来要集中在中低级产品和技术的推动，逐步从这个领域入手，替代国外产品。 另外，用市场换技术，用中国的庞大市场，向国际半导体厂商换取技术，虽然不能拿到最先进的技术或者核心技术，但对于国内半导体来说，这些技术也是欠缺的，吸收过来对提高国内半导体产业的整体水平有百利而无一害。 在这方面，我觉得中国高铁的发展是榜样，未来的半导体产业发展能像高铁发展那样获得相应的收益，那就算比较成功了。 展望未来一步步发展积累，中国半导体终有一日会腾飞。

    半导体 中国半导体

  • 涨涨涨!DRAM内存颗粒价格创18月新高

    专业存储调研机构集邦科技(DRAMeXchange)的数据显示，DRAM内存颗粒的市场现货价格已经达到最近18个月以来的最高值，涨涨涨的趋势依然在继续。 比如说4Gb DDR4颗粒，进入2017年以来就已经涨了0.51美元，涨幅达18%。 2月3日早市间，该颗粒的报价更是一度达到3.347美元，是2015年7月30日以来最贵的一刻。 行业人士预计，整个2017年上半年，DRAM内存颗粒的供应都会很紧张，第三季度也不好判断，因此持续涨价是必然的。 分析机构指出，DRAM供应商都对2017年的投资持谨慎态度，因为首先要确保足够的利润率。预计2017年的DRAM供应量只会增长19%，而市场需求将增长超过22%。

    半导体 DRAM 存储 内存

  • 一篇文章带你看穿存储产业的颠覆者—3D Xpoint

    目前英特尔和美光对3D XPoint应用的物理特性闭口不谈，资料更是匮乏。一些不具名的介绍资料显示，3D XPoint使用的标记数据状态的物理值不是业内常用的电压、也不是电流，更不是目前还在实验室内的磁极，而是电阻。 回顾存储的发展历程。3D Xpoint是自NAND Flash推出以来，最具突破性的一项存储技术。由于具备以下四点优势，3D Xpoint被看做是存储产业的一个颠覆者： (1)比NAND Flash快1000倍; (2)成本只有DRAM的一半; (3)使用寿命是NAND的1000倍; (4)密度是传统存储的10倍; 而得益于这些优势，3D Xpoint能被广泛应用在游戏、媒体制作、基因组测序、金融服务交易和个体化治疗等领域。以上只是3D Xpoint的一些应用示例。但从以上介绍，我们可以看出，3D Xpoint未来的应用非常有潜力。 目前存储器存在的一些问题 存储器的性能是PC设备上目前的短板。这一点从很多用户由HDD更换为SSD后，感觉像是“换了一个电脑”就能体现出来。HDD目前的传输速度往往在200MB/s以内，寻道时间约为10ms级;SSD传输速度为数百MB/s到几GB/s，寻道时间约为0.1ms以内;更快的内存带宽为几十GB/s，延迟时间低至ns级。再向上还有更高速的缓存、寄存器等设备。 DRAM：易失性难以解决 抛开和处理器紧密相关的高速缓存和寄存器不说，先来看内存和外部存储这两个级别。目前我们使用的内存主要是DRAM。DRAM的核心问题是易失性，其它方面的表现优秀——比如在性能上DRAM的延迟很低(纳秒级别)、带宽较为充裕;寿命方面由于原理所致，DRAM寿命很长。不过，DRAM的存储需要不停供电，断电就会丢失存储的数据。从DRAM被发明出来到现在，DRAM只是不断地在预取值和总线上进行调整，核心的存储架构其实变化不大。 NAND：寿命、延迟不尽如人意 再来看目前广泛应用于存储设备的NAND闪存。NAND闪存分为SLC、MLC、TLC等多种分支颗粒。从寿命上说，NAND是有平均读写次数的寿命的，即使是性能最好的SLC NAND颗粒，其寿命也比DRAM小得多。虽然可以通过设置缓冲空间、平衡磨损算法、提前设置寿命预警来确保NAND不会在使用时“掉链子”、引发数据丢失，但寿命依旧是NAND在使用中不可回避的问题。 此外，受制于存储原理，NAND延迟较高，尤其是写入时存在充电时间，怎么也快不起来，目前只能被用作外部存储设备。但在今天，由于之前有性能更低的HDD机械硬盘的存在，基于NAND颗粒的SSD仍旧让用户感受到了性能的巨大提升。 ▲随着制程提升，NAND的容量正在迅速提升，但寿命和延迟等问题，并没有革命性的变化。 ▲NAND工作原理图，绝缘浮置栅极是其存储数据的核心。 性能鸿沟：PC架构的问题 所谓性能鸿沟，就是上下两级系统存在较大的性能差距，使得级次缓存的设计方案很难体现出最佳的效果堪称天堑;在NAND和DRAM上，这个鸿沟相比DRAM和HDD之间的性能鸿沟略有缩小，但是本质上的变化并不明显。举例来说，NAND设备目前的最快速度差不多在2GB/s～3GB/s，处理器的内存带宽已经突破50GB/s大关，两者间差了一个数量级。延迟上，DRAM只有十几纳秒，相比NAND的约一百微秒，快了好多个数量级。 实际上，内存和外部存储之间的性能差距过大，已经成为影响用户体验继续提升的瓶颈。所以研究机构一直在提出很多解决方案，试图解决这个鸿沟，比如相变存储器、赛道存储器、全新的高速磁存储设备等。但这些技术不是还深藏在实验室中，就是刚在PPT上公诸于众。到了去年，作为存储业界的领军企业之一的英特尔和美光，终于将其中一种全新的存储技术推向了前台，这种技术同时拥有高性能和非易失性两种特性，这就是今天的主角：3D XPoint! ▲内存的基本技术结构也已经很久没有革命性的变化。目前最快的DDR4内存，仍旧只能充当暂存器。 3D XPoint的原理 目前英特尔和美光对3D XPoint应用的物理特性闭口不谈，资料更是匮乏。一些不具名的介绍资料显示，3D XPoint使用的标记数据状态的物理值不是业内常用的电压、也不是电流，更不是目前还在实验室内的磁极，而是电阻。 3D XPoint的工作原理与NAND存在着根本性的不同。NAND通过绝缘浮置栅极捕获不同数量的电子以实现bit值定义，而3D XPoint则是一项以电阻为基础的存储技术成果，其通过改变单元电阻水平来区分0与1。 3D XPoint的结构非常简单。它由选择器与内存单元共同构成，二者则存在于字线与位线之间(因此才会以‘交叉点’来定名)。在字线与位线之间提供特定电压会激活单一选择器，并使得存储单元进行写入(即内存单元材料发生大量属性变化)或者读取(允许检查该存储单元处于低电阻还是高电阻状态)。猜测，写入操作要求具备较读取更高的电压，因为如果实际情况相反，那么3D XPoint就会面临着上在读取存储单元时触发大量材料变化(即写入操作)的风险。英特尔与美光双方并没有透露内部读取/写入的具体电压数值，不过根据得到的消息，其电压值应该低于NAND——后者需要利用约20伏电压来编写/擦除以创建出足够通过绝缘体的电场电子隧道。而这种较低的电压要求自然也能够使得3D XPoint拥有比DRAM以及NAND更低的运行功耗。 顾名思义，3D XPoint的存储单元可以以3D方式进行堆叠，从而进一步提升存储密度。目前第一代晶粒样品使用的是双层设计方案。双层听起来实在有些寒碜，特别是考虑到目前的3D NAND芯片已经拥有32层，且逐步开始向48层进军。不过3D XPoint的构建方式完全不同，直接进行层数比较显然并不科学。 3D NAND在制造过程中首先加入沉积导电层，而后再在每一层之上添加绝缘材料。只有在全部层沉积完毕之后，整个“单元塔”才能以光刻方式进行定义，而后再在高纵横比蚀刻孔内填充通孔材料以实现各层内存储单元的彼此互通。相比之下，3D XPoint的每一层都需要进行光刻与蚀刻(即在各层之上重复同样的流程)，接下来再对下一层进行沉积。这种方式牺牲掉了3D NAND所带来的一部分经济优势(即光刻步骤较少)，但3D XPoint却同时带来了远高于纯光刻技术所能实现的出色存储密度。 英特尔与美光公司指出，未来工艺尺寸伸缩将同时出现在光刻与层3D堆叠这两个方面。横向与纵向的规模可调整能力将成为关键，保证其未来仍然具有进一步可延展性，这是因为基于氩氟的传统多模式浸没式光刻技术在10纳米级别上已经失去了经济性优势，而目前尚未出现任何明确的继任技术可供选择。当下业界普遍将希望寄托在EUV身上，而英特尔与美光则确认称，3D XPoint将(不出所料)兼容EUV光刻，而且存储单元设计尺寸可以最大缩水至个位数纳米级别——同时不会对使用帮助/可靠性造成显著影响(事实上，随着物理尺寸的下降，其在某些方面反而有所改善)。不过在未来几年内，恐怕仍然无法利用EUV实现批量化生产。首批EUV生产的主要重心也将放在逻辑层面，这一方面是因为其设备成本实在太过高昂，另一方面也是因为逻辑无法像记忆体般进行垂直绽放、因此可能导致散热问题。 从理论层面讲，3D XPoint也支持多层单元设计，但英特尔与美光双方目前并不打算追求这条路线。虽然在实验室当中实现多个电阻层级并不是件太难的事，但其实际难度还是要远远高于保证生产的数万片晶圆当中、每个晶粒都具备必要的特性以实现双层单元操作。相比之下，这一思路很像是二十年前每单元2 bit机制刚刚出现在NAND领域的状况，因此目前英特尔与美光暂时会将注意力集中在光刻技术及3D伸缩方面，从而提高存储密度及成本效益。不过相信在未来，多层单元设计也将逐步出现在3D XPoint当中。 而与NAND在架构上的最大区别在于，3D XPoint实际上是以bit层级进行访问。在NAND当中，整页(在最新节点中为16KB)必须一次性进行编程才能存储1 bit数据。而更糟糕的是，我们必须要在块层级(至少包含200个页)执行擦除操作。如此一来，NAND就需要使用更为复杂的垃圾回收算法，从而更为高效地实现性能水平。然而无论算法多么精巧，处于稳定状态的驱动器在性能上仍然会因此受到影响，因为必须采用固定的读取-修改-写入周期才能对块中的单一页进行擦除。而作为以bit为基础访问单位的3D XPoint来说，其并不需要配合任何垃圾回收机制即可高效运作，这不仅极大简化了控制器与固件结构，更重要的是还将实现更高性能水平与更低功耗需求。 在最终产品——特别是面向存储需求的产品——当中，3D XPoint仍然会保留一部分逻辑页以降低追踪操作带来的负担，这是因为在bit层级上进行数据追踪将需要大量高速缓存作为配合。然而，英特尔与美光公司已经在声明当中就此作出了明确回应，表示日前发布的公告仅仅属于一项技术性结论。两家公司拒绝就基于这项新技术的未来面世产品发表任何评论。换句话来说，这两家企业将各自打造自己的产品方案，并预计将在明年正式将其交付至广大用户手中。 内存单元：3D XPoint背后的秘密 从子阵级角度出发，3D XPoint的运作方式还算比较容易理解，但探究大量属性变化过程中内存单元之内的实际动态则是个非常复杂的问题。能想到的就是需要通过两种方式实现这一目标——以物理方式利用外部刺激调整存储单元属性，从而实现晶体结构变更; 或者是以化学方式对单元内的材料属性进行调整。在发布会之后的对话环节当中，我们得到的消息3D XPoint所使用的并非相变材料，这就消除了一种潜在可能性——即3D XPoint利用相变材料通过单元晶体结构变化来实现电压切换。英特尔与美光选择的方式也极具现实意义，因为引导稳定晶体结构发生变化很可能意味着对不同原子结构长度进行频繁调节，而这有可能影响到存储单元之间连接材料，最终导致使用寿命降低。考虑到这一点，惟一可行的就只有化学调整方式了，更具体地讲对存储单元中的bit电子结构进行调整，从而使其出现电阻差异。 咱们不妨在这里就其实现原理展开一番探讨。 自旋交叉 根据以往的经验，自然而然地想到了自旋电子与自旋交叉化合物的应用。简而言之，这意味着此类材料拥有两种不同电阻级别，具体取决于结构内电子层级中的电子状态。而外部刺激(包括温度、电压以及磁场的变化)则用于实现两种电子状态之间的切换。 接下来的内容可能有些艰深，我们最好是从单个过渡金属原子出发进行考量。根据该金属原子周边的局部排列，金属的键合轨道部分会充斥着大量电子： 这里是一个处于2+价环境下的铁化合物分子，其主要成键轨道为t2g(低能量)与eg(高能量)。根据Pauli提出的不相容原理，6个电子配对构成三条轨道，而且每个电子对中的一个电子“自旋加快”、另一个则“自旋减慢”。这就是我们所说的基态，也被称为低自旋状态。其整体自旋值S等于0，因为一个电子的自旋值1/2会被另一个电子的自旋值-1/2所抵消。 此原子的另一种模式则为高自旋态，其中2个电子转移到了较高的键合轨道当中，而总体自旋值S=2： 由于外部刺激的存在，其中将有2个电子翻转自旋并占据高能量eg轨道，而这也就是所谓“亚稳定”状态。根据周边原子的实际排列，这种状态实际上也可以表现得非常稳定，但却与原始基态在性质上存在很大的不同。 不过将这种原理推广到大量材料之上，从原则上讲非常困难。简要概括，各类研究论文指出自旋交叉化合物可以直接进行对接并实现电阻变化，但与这类操作相关的大部分论文都属于化工学科，探讨的也主要为碳纳米管、石墨烯层或者有机链等对象。 图片来源：M. Urdampilleta等所著之《自然材料》第十章502节(2011年) 在这篇论文当中，低自旋/高自旋状态将提供或不提供两种极性之间的导电率，具体取决于金属原子的实际性质、电阻、特性以及/或者平台稳定性水平。英特尔公司需要开发出这样一种材料，其能够通过电压变化而非外部刺激实现编程，而这显然将复杂性提升到了新的高度。一般来讲，自旋交叉化合物具备特定的温度窗口，在不同温度下其电子可以在高状态与低状态之间往来切换，这意味着温度因素对其稳定性存在直接影响。 从这一点出发，材料的可延展性与基础特性成为实现大规模自旋交叉的主要障碍，特别是在同时采用碳纳米管的情况之下。如果要对大量金属材料进行延展，那么我们需要为其提供一个单独的金属环境进行批量处理，带线(与间隙)会令原本单纯的轨迹概念变得更加模糊，因此我们根本无法将其纳入至存储单元之中。英特尔公司还指出，他们的技术能够让每个存储单元承载多bit，而自旋交叉的排布问题能够利用电子隧道机制加以解决，从而达成构建存储单元的目标。 自旋转矩效应(简称STT) 内存单元的自旋转矩效应取决于单元两种状态之间的电阻水平，外加在存储单元内部控制磁性的能力。简而言之，如果大家对某种材料的磁性布局作出调整，也就能够同时调查其电阻并将其作为记忆体加以使用。 而更为具体的解释是，自旋转矩效应的长期存在依赖于被称为自旋极化电流的性质。电子自旋从根本角度讲分为两种方向，即自旋加速与自旋减速。一般的电流通常由这两类方向均匀混合，这样整体看起来就呈现出非极化电流的形式(即不存在整体自旋方向性)。而当一股非极化电流通过一层厚厚的磁性材料时，其立刻开始呈现出极化特征。如果这种极化电流随后通过处于不同电子密度状态的薄磁层，那么电流的极性则会产生磁性，从而使更多电子自然进入反向自旋状态。 由于厚磁层具有恒定的磁场向性，而薄磁层(或者称作自由层)能够进行翻转(具体取决于材料本身)，因此这两者相结合后所产生的电阻即可作为记忆体单元使用。 图片来源：《STT-RAM作为高效节能主内存替代方案的可能性评估》，作者：Kültürsay等。 论文指出，自旋转矩效应方案的优势在于其能耗水平低于DRAM，但性能表现则与后者基本相当。而这项技术的实现障碍主要源自以纳米光刻这样极为微小的立足点构建永久磁体的能力，外加如何将众多如此微小的磁体以彼此接近的方式加以排布(类似于磁盘驱动器当中的bit单位)——这有可能导致其中一部分发生意外翻转。除此之外，也并不清楚使用这种方法能够提供每单元单一二进制bit以上的容纳能力。而且现有研究表明，其需要同时使用一个控制晶体管方能正常起效。而英特尔方面已经明确指出，3D XPoint并不使用任何控制晶体管。 自旋转矩效应技术的公开发展历史最早可追溯到2011年由高通公司推出的1 Mb IC以及2012年来自Everspin公司的64 Mb模块，不过二者始终未能投入实际生产。 导电桥接技术(简称CB) 对通路电阻进行调整的最简单办法之一就是通过物理变化将电子运动路径几乎完全阻断。导电桥接技术(或者被称为可编程金属化单元)则采用类似于电解的技术在电极之间创造出一道纳米桥，从而降低单元电阻。 在一个导电桥接单元当中，一层薄电解质膜(过去一直以液态方式存在，但现在也可以呈现为固态)处于活性与惰性电极之间。当惰性电极被施加一个负偏压时，电解质中的金属离子会被不愿为金属原子。当析出并连接的金属原子数量达到一定程度后，其会形成一条位于两个电极之间的导线。而要切断这条导线，我们需要施加反向电位差，从而将导线中的原子重新氧化成电解质的组成部分。最终的电极-电解质-电极组合仍然具备导电能力，但其电阻要高于前面提到的存在导线的情况。 不过对于任何一位对于电解机制比较熟悉的朋友来说，以上概括性描述同时也带来了大量问题。首先，也许存储单元当中使用的是液态材质，但我们更倾向于假定需要处理的是处于固态材料当中的移动离子，其活动空间介于各嵌入点之间(也就是晶格/框架之间的空间)。真正值得仔细推敲的还是要数上述表达中提到的“导线”一词。通常来讲，通过电解实现的原子析出往往缺乏指向性——我们是领先不同晶体面的活动来推出析出，这就导致离子扩散以多向性方式进行，不过根据实际晶体面的增长情况、电极指向会略有偏差。在这种情况下，分叉线就会出现——类似于闪电的表现形式。而在对不同电极进行彼此连接时，或者至少是在电子隧道的长度之内，导线本身的电阻差异(从高电阻到低电阻)也相当巨大。不过随着导线的持续构建，电阻值也会不断降低。考虑到这一点，建立导线这种处理方式确实能够为每个单元提供多bit容纳能力，但正如我之前所提到，其实施难度也相当之大。另一项因素在于逆转的过程——通常是由同样的材料作为离子提供活性电极，但这意味着电极本身基本上也具备可溶解性。通过研究我们看到，这恐怕会对产品的使用寿命造成影响。 而在导电桥接技术的优势角度，其在理论上能够实现低于浮栅单元的物理尺寸、而布局也相对简单。根据报告所言，其能够在功耗与性能水平方面较当前NAND改善达数个量级。 考虑到上述问题与优势的存在，我认为导电桥接技术目前应该作为3D XPoint方案的优先使用对象。美光公司曾于2002年的官方许可当中作出过相关暗示，而且2014年美光分析师大会上展出过的幻灯片资料也提到了他们如何克服我之前提到的一些问题： 图片下方列出的正是当时正处于研发状态的存储单元，演示材料中确实提到了桥接技术的存在。为了确保活性电极不会在逆向编程过程中被“吃掉”，技术人员设置了一套大型离子库供其调用。另一个电极则尺寸很小，以便于导线能够定向构建。只要整个电解质层够小(数个单分子层)，那么读取/写入操作的速度将极快、实现也将非常容易。 未来发展 总结而言，如果我们快速跳转至2015年2月，那么请注意美光公司在其分析师会议当中公布的另一份演示资料： 在这幅图片的下半部分，我们可以明显看到美光公司正着眼于左侧基于自旋转矩效应的记忆体方案，而亦有分析师报告指出图片右侧的RRAM单元很可能使用的就是导电桥接技术。而在本周公布的3D XPoint演示资料中，多位分析人士认为最优先的实现选项很可能是利用二极管探测实际电阻特性。 考虑到公告强调称目前正在进行的技术研发从根本角度讲迥异于此前有过的尝试，而3D XPoint产品进入批量生产的最大难关在于制造材料，我最终无法判断其具体采用了哪一种实现方式。从可能性方面来看，英特尔与美光双方也许使用的是导电桥接技术打造出了这款产品。最为精确的细节将被牢牢掌握在英特尔与美光手中，因为毕竟这项技术成果从概念到产品的整个推进流程殊为不易——考虑到前面提到的2002年发布导电桥接技术许可，整个研究周期已经延续了整整十年。 从英特尔给出的一些图片来看，3D XPoint的基本单元结构和目前的存储芯片非常相似，都拥有完整的字线和位线，数据存储在交叉叠起的字线和位线之间。字线或者位线之间存在的特定电压差，能够改变一种特殊材料的电阻。当数据需要读取时，字线和位线可以检测某个存储单位的电阻值，根据其电阻值来反馈数据存储情况。 3D XPoint的特点 了解了3D XPoint的基本工作原理，看起来似乎很简单。但实际情况远远比上文描述的复杂。尤其是特殊的电压差和特定的材料，目前尚没有第三家厂商掌握其中的原理。接下来，我们重点来看看3D XPoint到底能给我们的生活和应用带来怎样的变化。 定位：并非你死我活 据英特尔给出的说法是，3D XPoint并不是用于彻底替代DRAM和NAND的技术，它的定位是计算机存储中的一个新的层级，可以在不同的应用领域增强目前的存储结构体系。 从英特尔给出的延迟数据来看，3D XPoint产品的读取延迟大约在10纳秒级别(写入延迟更长一些)，和DRAM最低可达几纳秒还存在一点点差距，但远远好于NAND的微秒级别;寿命方面，3D XPoint的寿命约为百万级读写次数，相比NAND中MLC的数千次读写提升了几个数量级，当然，和DRAM还是没法比;带宽方面，多通道技术的应用使得3D XPoint在带宽上并不存在什么劣势。 在英特尔的官方宣传中，3D XPoint拥有NAND类似的容量和DRAM类似的性能。包括比NAND速度快(应该是指延迟低)1000倍以上，寿命是NAND的1000倍以上，数据密度则达到了DRAM的十倍以上。 ▲3D XPoint的性能表现非常出色。 英特尔认为，这样的性能可以让用户根据不同的需求来选择新的存储系统组合，比如可以选择组成DRAM + 3D XPoint + NAND三级存储系统，或者是3D XPoint接管DRAM+NAND，亦或者组成DRAM+3D XPoint的方案，甚至也可以是3D XPoint+NAND的系统，不同方案的成本、侧重点和性能都有所不同，结局是开放性的，并没有气势汹汹地取代谁，而是根据市场选择来搭配合适的方案。 ▲NAND和3D XPoint并不是你死我活的竞争关系。 ▲3D XPoint在系统中的地位。 寿命：胜任所有的热温存储场景 有关寿命问题，实际上是在NAND的应用中被讨论最多的，因为TLC的NAND芯片在千次级别的完全读写就有可能耗尽一个单元的所有寿命。千次听起来非常短，但目前大量的数据中心和企业用户都布置了NAND存储设备，这证明在各种平均摩擦和数据缓冲算法的帮助下，NAND的寿命问题得到了比较好的解决。在我们之前的测试中，TLC芯片的SSD，在压力测试下同样未出问题。 相比NAND，3D XPoint的寿命问题其实更不是问题。根据英特尔数据，3D XPoint如果拥有200万次的读写寿命，在平衡算法下，一个512GB的3D XPoint设备理论上需要完全读写1024PB才会死亡，相当于在五年内每天写入574TB数据。除了那些必须使用DRAM维持超高负载的特殊场合，3D XPoint完全可以胜任目前几乎所有的热/温存储中心应用。至于冷存储，从成本的角度看一直就不适合最新的高速存储设备。 ▲3D Xpoint在高性能消费级PC上也有用处，在各级队列深度下的IOPS吞吐速度提升极快。 价格：不会太便宜 说起3D XPoint的价格，需要考虑两个方面的内容：一是成本，二是市场定位。 先来看成本。根据英特尔和美光展示出来的资料，3D XPoint的单个晶元可以切割396个3D XPoint晶粒，每个晶粒面积大约为210平方毫米(每个晶粒容量为128Gb)。相比之下，20nm 128Gb的MLC NAND晶粒的面积约为202平方毫米。总的来看，除开研发和生产中其他成本，仅从晶元的角度来看，3DXPoint的成本应该和NAND相差不多，当然良率又是另外一说了。 接下来看市场定位。一般来说，一个产品的市场定位是由其在市场中所处的性能位置所决定的。目前3D XPoint的性能定位在DRAM之下、NAND之上，但是更偏向于DRAM，因此也应该具有类似的市场定位。考虑到目前DRAM的价格，可以说3D XPoint的价格应该不会太便宜。 另一方面，英特尔自己也有庞大的NAND工厂和不小的市场份额，3DXPoint无论从技术上还是商业利益上来看，都不会在目前这个时候去抢NAND的饭碗。而如果从企业级和消费级来划分，按照惯例，产品成熟后，英特尔显然会更倾向于将这一新技术首先运用于面向利润较高的企业级产品中。

    半导体 DRAM 存储 3d xpoint

  • 东芝拆分半导体业务 鸿海加入招标战局

    近日消息，处于重组期的东芝为分拆半导体业务于2月4日正式启动招标程序。据悉，首轮报价已进入最后阶段。但由于出售的股份少于20%，拟参与投标阵营的部分企业出现观望情绪，东芝能否如期拆分半导体业务可能会出现变数。 此次招标，除了在内存事业上和东芝合作的美国西数、美国贝恩资本等投资基金，成功收购夏普后的鸿海据传也加入了战局。 东芝缘何拆分半导体业务 一方面，东芝为的是应付日渐沉重的产业竞争环境，纾解经营压力，并满足筹措营运资金的需求。从产业结构来看，DRAMeXchange统计，在全球NAND Flash产出比重上，三星（Samsung）市占率约为36%，东芝/威腾阵营合计约35%，美光（Micron）/英特尔（Intel）阵营则为17%，海力士（SK Hynix）为12%。 其中三星、美光和海力士均拥有DRAM以及NAND Flash，在内存布局上更具有策略纵深，但东芝/威腾阵营仅有NAND Flash，在面对变化波动甚大及高投资金额特性的内存产业时，所面临的挑战更为严峻。 另一方面，从财务角度观察，东芝半导体（内存部分）营收占整体东芝公司仅约15%，营业利润却高达50%，显示东芝半导体（内存部分）现为集团最大获利来源，相关资源投入也为集团最优先考虑。然而，由于东芝曾陷入财报问题及收购核能厂所衍生出财务泥沼，让其未来财务运作及筹资能力上出现疑虑，更让半导体业务面临沉重考验。 行业分析师表示，东芝将半导体业务分拆的做法，能让新公司以更好的战略位置来获得更大的营运弹性和更好的利润结构，以募集更多资金，这对需要持续且大量资本投入的内存产业而言，将有相当帮助，也有助于巩固东芝/威腾阵营的NAND Flash实力。

    半导体 鸿海 东芝 半导体

  • 挖墙角：华力微大肆挖走联电28nm团队

     中国内地半导体产业这两年突飞猛进，除了自主之路还不断大举并购，并引入了大量高科技人才，台湾半导体高层人士高启全、蒋尚义、孙世伟等相继加盟大陆企业。 据最新报道，上海华力微电子(Huali Microelectronics/HLMC)最近又挖角了台湾联电(UMC)一队多达50人的28nm工艺研发团队，希望解决在28nm工艺中的瓶颈问题，拿下联发科代工订单。 不同于天字一号代工厂台积电，联电这些年的脚步很迟钝，28nm技术这两年才缓步进入量产，但留住了高通这个大客户，尤其是在台积电产能不足的情况下，28nm工艺为联电贡献了20%的收入。 这次华力微一口气挖走了联电的核心攻坚团队，不但对联电28nm是个巨大的冲击，对于下一步14nm FinFET工艺能否顺利实现更是晴天霹雳——联电原计划本季度内供应14nm芯片。 不过，联电方面否认被大肆挖墙脚，称只是正常人才流动。 去年底，华力微电子二期总投资387亿元的300毫米生产线正式开工，2022年前投产，月产能可达4万片，工艺则涵盖28nm、20nm、14nm，重点满足国内设计企业先进芯片的制造需求。 华力微电子称，目前已有能力提供55nm、40nm、28nm工艺的完整工艺布局，高压、射频、嵌入式闪存和超低功耗等特色工艺技术也日趋完备，尤其和联发科合作密切，2012年双方就开始合作了。 据悉，华力微与联发科双方合作的首颗28nm手机芯片已顺利流片，将成为国内继中芯国际之后，第二家可量产28nm的代工厂。 对于新晋半导体厂而言，28nm并不容易突破。2015 年以来，中芯国际陆续与高通、联芯科技合作，才突破28nm PolySion、HKMG工艺。

    半导体 联电 28nm 华力微大

首页 上一页 142 143 144 145 146 147 148 149 150 151 下一页 尾页
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多