当前位置:首页 > Cadence
  • Cadence 推出业界新型的EDA产品

    Cadence设计系统有限公司于6月26日宣布推出业界第一套完整的能够推动SiP IC 设计主流化的EDA产品。 Cadence解决方案针对目前SiP设计中依赖 ‘专家工程’的方式存在的固有局限性,提供了一套自动化、 整合的、可信赖并可反复采用的工艺以满足无线和消费产品不断提升的需求。 这套新产品包括Cadence® Radio Frequency SiP Methodology Kit, 两款新的RF SiP产品(Cadence SiP RF架构和Cadence SiP RF 版图)以及三款新的数字SiP产品( Cadence SiP 数字架构, Cadence SiP 数字信号完整和Cadence SiP 数字版图)。SiP 被广泛应用于诸如手机、蓝牙、WLAN以及包交换网络等无线、网络和消费电子领域。 Cadence推出的RF SiP 套件为无线通信应用的RF SiPs设计提供了自动化和加速设计流程的最新产品和技术。它同时提供了基于802.11 b/g无线局域网设计的成熟的SiP实施方法,能够低风险地实现SiP设计工艺快速并顺畅的被采用。 Cadence SiP解决方案也可以与Cadence 主要的设计平台无缝整合:可以与Encounter整合实现裸片抽象协同设计,与Cadence Virtuoso整合实现RF模块设计,并与Cadence Allegro整合实现封装与电路板的协同设计以提供尺寸、成本和性能都更为优化的终端产品。   Cadence的套件通过将验证方式和流程与IP相结合的方式更好的应对无线、网络和消费电子等不同领域在设计方面的挑战。通过采用Cadence的套件,顾客可以将其宝贵的资源投入在差异化设计而不是基础设计方面。

    时间:2006-06-27 关键词: cadence 产品 EDA

  • Tensilica在90纳米下对Synopsys和Cadence支持

    Tensilica公司宣布增加了其自动可配置处理器内核的设计方法学以面对90纳米工艺下普通集成电路设计的挑战。这些增加支持Cadence公司和Synosys公司的工具的最新能力,包括自动生成物理设计流程脚本,这些脚本可以大幅降低功耗,自动输入用户定义的功耗结构以及支持串绕分析。 “90纳米设计代表了IC设计工程师所面临的最重要的新挑战,”Tensilica公司市场副总裁Steve Roddy指出,“通过针对同级别最佳(best-in-class)的设计工具进行的脚本开发的自动化,我们可以加速客户设计的面市”。   迎接90纳米的挑战 90纳米硅工艺的一个巨大挑战是动态功耗上升的非常显著。为此,Tensilica公司利用Synopsys公司的Power Compiler™的低功耗优化能力,同时在Xtensa LX内核和所有设计者自定义的扩展功能中自动的插入精细度时钟门控,从而降低动态功耗。 另一个90纳米硅工艺带来的挑战是电源轨(power rails)上大幅度的电压降(IR drop)。新的自动生成的Xtensa布线脚本可以自动的将设计者自定义的功耗结构输入到布线工具中去。 互连线的寄生效应是第三个90纳米硅工艺的挑战。决定所有深亚微米技术的信号延迟的互连线,受到布线寄生效应的严重影响。所以,互连线模型的精确性是一个关键的输入。新的可自动生成的Xtensa 处理器布线脚本也可以自动的将电气参数从特定工具的工艺文件输入到更好的寄生效应模型中。 串绕的避免和时钟歪斜/插入是90纳米工艺下关键的设计要求。Tensilica公司的新脚本能够自动的支持Cadence公司用来做串绕分析的CeltIC工具。在Synopsys公司的Astro和Cadence公司SoC Encounter工具中的布图布线工具中,Tensilica公司的新脚本通过使用“有用歪斜模式(useful skew modes)”来实现可达到的最大时钟速率。   对新的Cadence和Synopsys工具的支持 Tensilica公司与Synopsys公司和Cadence公司密切合作以支持他们新一代90纳米工艺下的设计工具。下表中Synopsys公司的 Galaxy™ Design Platform和Cadence公司的工具全部是Tensilica设计方法学支持的工具:       IC 设计步骤 工具支持 逻辑综合 Synopsys Design Compiler®, Synopsys Power Compiler   物理实现 Synopsys Physical Compiler®, Synopsys Astro, Cadence SOC Encounter, Cadence NanoRoute™   寄生参数提取 Cadence Fire & Ice® QX   静态时序分析(Timing sign off) Synopsys PrimeTime   信号完整性分析 Cadence CeltIC   可测性设计 Synopsys DFT Compiler, Synopsys TetraMAX ® ATPG     Tensilica可以自动生成Xtensa处理器内核的综合和实现脚本,这些脚本可以自动的完成每个Xtensa V和Xtensa LX处理器内核的配置。它们完全了解Xtensa的层级结构,支持全部设计者自定义的TIE(Tensilica指令扩展)语言扩展。 自动化脚本甚至支持需要多个时钟周期来执行的定制指令。逻辑依赖性自动被分组,从而在时序优化时,逻辑结构可以被重组。Tensilica采用从底至上(bottoms-up)的方法,并在顶层采取多路径(multiple passes)来生成脚本,这些过程不需要用户额外的修改,然而高级SoC设计者可以自由的修改和扩展这些脚本来满足公司特定的物理设计规则要求或者目标。 Cadence公司的Encounter工具协助Tensilica公司利用自动生成的脚本改善了90纳米的设计流程,增加了效率,” Cadence公司的负责Tensilica项目组的产品市场副总裁Eric Filseth说,“这将使我们双方的客户能够更快更有效率的针对他们的应用来优化基于Xtensa的设计。” “Tensilica认识到并与Synopsys公司合作致力于90纳米技术带来的挑战,”Synopsys公司策略联盟主管Lonne Fiance说,“将已被90纳米技术验证了的Synopsys公司的Galaxy设计平台与Tensilica公司的自动生成的综合和实现脚本相结合,为Tensilica公司的客户提供了在前沿工艺下设计定制处理器的最快途径。”

    时间:2006-01-12 关键词: cadence synopsys tensilica 纳米

  • Cadence 使用参考手册(微电子学研究所设计室)

        作为流行的EDA工具之一,Cadence一直以来都受到了广大EDA工程师的青睐。然而Cadence的使用之繁琐,又给广大初学者带来了不少麻烦。作为一位过来人,本人对此深有体会。本着为初学者抛砖引玉的目的,本人特意编写了这本小册子,将自己数年来使用Cadence的经验加以总结,但愿会对各位同行有所帮助。本册子的本意在于为初学者指路,故不会对个别工具进行很详细的介绍,只是对初学者可能经常使用的一些工具加以粗略的介绍。其中可能还请各位同行加以指正。 格式:DOC字节:300K 点 此 下 载

    时间:2004-12-24 关键词: cadence 研究所 参考手册 微电子学

  • Cadence和教育部签定备忘录建立IC设计人才基地

        Cadence Design Systems, Inc.  与中华人民共和国教育部签订划时代的合作备忘录,发展中国第一个国家IC设计培训计划。具有划时代意义的备忘录规划出中国国家IC设计人才培养项目的框架。该计划最初主要集中在中国9所顶级大学。Cadence将提供广泛的支持,包括IC设计、EDA课程,以及合作开发的设计项目。     Cadence总裁兼首席执行官毕瑞(Ray Bingham)对此表示:"作为全球IC设计的领导者,我们非常自豪中国政府选择了Cadence来帮助中国打下坚实的基础。我们特别感到荣幸的是,中国政府选择Cadence作为提供EDA技术和培训的主要合作伙伴。Cadence与中国教育部达成这样一个共识,培养IC人才将最终有助于我们发展中国市场,巩固我们在国内的领导地位。"     教育部选择以下9所大学参与培养计划:北京大学、清华大学、复旦大学、上海交通大学、东南大学、浙江大学、华中科技大学、西安电子科技大学和成都电子科技大学。Cadence将和每所大学直接制定计划的详细内容。教育部的目标是每所大学每年培养300名硕士和博士水平的学生。

    时间:2004-12-21 关键词: cadence 基地 ic设计

  • Cadence在北京建立中关村益华软件学院

        2003年10月20日,  Cadence Design Systems, Inc.  (益华电脑) 与中关村软件教育投资有限公今天宣布,双方共同投资3,000万美元的中关村益华软件学院(ZCIST)正式落成。北京市副市长范伯元出席落成典礼,并亲自主持揭幕仪式。     中关村益华软件学院成立的宗旨在于帮助中国培养高水平人才,使中国从目前的电子制造基地转变为世界一流的IC系统设计中心。学院占地面积12万平方米,是亚太地区第一个大规模、专门培养IC设计人才的高等学府。与其他只针对IC设计软件工具提供培训的机构不同,中关村益华软件学院提供和传授全流程的IC和系统设计程序方案、技术和知识,旨在全面提高工程师的设计能力。     Cadence®公司总裁兼首席执行官、中关村益华软件学院主席毕瑞先生(Ray Bingham)表示:“随着全球电子制造重心逐渐向中国转移,中国半导体行业将继续领先世界其他国家和地区,保持高速增长的势头。”     毕瑞强调:“Cadence和北京市政府肩负着共同的使命——为推动中国电子行业的快速发展培养高水平的IC设计人才。中关村益华软件学院将提供丰富、高质量的培训课程,旨在将国内具有本科学历的工程师培养成为世界一流的IC设计人才,为中国在未来发展成为世界级的IC设计中心输送优秀的设计师。”     来自相关政府部门的要员和国内外贸易及行业协会的代表共约 300 人出席了今天的揭幕仪式。多家知名的科技公司也派代表到会祝贺。其中 Sun Microsystems 已经表示未来将积极支持学院的发展和建设,并已决定资助学生到该学院接受课程培训。     著名的调查公司Gartner Dataquest在2003年3月发布的报告中指出,中国半导体行业今年的增长率将达到19%,即从223.4亿美元增长到260亿美元。预计2007年,中国半导体行业的整体规模有望达到460亿美元。     中关村益华软件学院副主席宋小海表示:“我们将致力于推动中国电子设计行业的发展,今天的揭幕仪式不仅显示了我们对未来前景的重大信心和决心,也充分展示了各方紧密合作,在时间紧任务急的情况下高效率、高质量完成任务,达成共同目标的团结协作精神。学院的成立是中国电子行业具有里程碑意义的重大事件,它标志着我国将朝着建设世界一流的集成电路和系统设计中心的目标前进。”     中关村益华软件学院位于专业从事IC研发和集成电路、生物技术和软件等多种培训的北京中关村科学园。学院现已经落成,第一阶段将为500名学生提供培训课程,第二阶段的发展规划是同时容纳1,000名住校生入学学习,为其提供3到12个月的课程培训。     学院开设的六个专业采用中、英双语教学,内容包括系统级设计、逻辑设计和验证、综合布局和布线、模拟混合信号设计、全定制IC物理版图设计和高速PCB设计等,为学生们提供理论与实践相结合的先进培训课程。     Cadence在中国的一个重要举措是于2002年投资5,000万美元建立了强大的研发、客户支持和服务网络。并在上海成立了亚太区高速技术中心,提供培训、教学课程、程序方案和咨询服务。     毕瑞进一步强调:“中国已经成为全球最重要的电子市场之一。Cadence在中国的投资在为中国经济发展推波助澜的同时,还将使我们和我们的客户从中获益,把我们和遍布世界各地的客户与中国联系起来。”     Cadence在中国大陆共设立了四个办事处,分别位于北京、上海、成都和深圳,并建立了在华的独资公司——北京益华电子科技公司。

    时间:2004-12-20 关键词: cadence 软件

  • 深圳国家IC采用锁定Cadence的EDA平台技术

    Cadence公司今天宣布,中国国家集成电路设计深圳产业化基地已选择Cadence的技术作为其基本电子设计自动化(EDA)解决方案。国家集成电路设计深圳产业化基地是由中国科技部支持的IC设计工业孵化器,它此次与Cadence的合作,展示了Cadence将长期致力于全力支持中国电子工业的发展。合作重点将集中在教育、研究和服务领域的计划。     深圳IC基地是中国7个国家IC设计基地之一,它向中国的IC设计商家提供电子设计基础设施和工具。根据与Cadence 的这项合作协议,深圳IC基地的客户将能得到Cadence最先进的技术,如Incisive验证平台、Encounter数字IC设计平台和定制IC设计解决方案。     除深圳IC基地外,北京和上海IC基地也选用了Cadence 的产品和服务,其中包括Encounter数字IC设计平台、Incisive验证平台和定制IC设计解决方案。     深圳国家集成电路设计产业化基地提供设计方法咨询、应用芯片设计服务、IP库的国际技术合作交流以及向本地各公司间提供交互流通环境。它位于深圳高新技术产业园区,是科技部批准建立的7个基地之一。该基地接受政府指导,面向市场,实行企业化管理,提供专业化开放式服务,拥有自己的咨询专家队伍,并建立了深圳集成电路设计创业发展有限公司。它还向北京大学和清华大学的深圳IC设计主实验室提供支持。该基地建立于2001年12月,计划在2002—2004年期间,每年投资5,000万元人民币(总计1.5亿元人民币)的项目资金,最终建设成国家级的集成电路设计基地。

    时间:2004-12-15 关键词: cadence 平台技术 EDA

  • Cadence SoC Encounter获得EDN杂志年度创新奖

    Cadence Design Systems公司近日宣布EDN杂志的读者已选举Cadence® SoC  Encounter™ (用于纳米级数字IC设计)成为该杂志2002年度创新奖的EDA赢家。年度EDN创新及创新者奖项现在已经有13年历史,专门表彰突出的工程设计专业人士及产品。        入围该奖项的候选人由EDN编辑挑选,然后由读者投票选举出每个奖项的获奖者。有关产品必须是在2002年1月1日到2002年12月31日期间某个时候推出并进入商业销售。

    时间:2004-12-15 关键词: cadence SoC edn encounter

  • Cadence收购GET2CHIP加强纳米级综合技术

     Cadence公司于2003年4月10日在加州圣何塞宣布签署一项对Get2Chip公司的重要收购协议。Get2Chip是全球最领先的顶层芯片和系统设计纳米级综合技术厂商。Cadence计划把Get2Chip的技术集成到市场领先的Cadence Encounter平台中去,以为数字集成电路设计用户提供更为出色的设计工具。     Get2Chip的专利核心技术,被称为“面向全局的综合”,提供了全球业界最高的综合容量和性能,为纳米级的物理设计生成先进的逻辑和互连结构。它对Cadence现有的综合解决方案是一个非常好的补充,并能够在纳米级设计中把Cadence的解决方案在最佳布线方面有更好的扩展。Get2Chip的综合技术已经在客户中获得了巨大的成功,并被全球领先的处理器、图像和物理芯片设计厂商广泛采用。     Get2Chip的面向全局综合为纳米级的布局布线提供了极其出色的输入数据,从而大大改进了时序封闭性,实现了更高性能的设计。相对于较老的综合结构,它还提供了5倍的运行时间提升和10倍的设计容量提升。Get2Chip的高性能还通过大幅度简化约束定义和运行文本来提高设计者的效率。     Cadence将继续雇用绝大多数的Get2Chip雇员,并继续对Get2Chip现有的所有用户和产品提供技术支持。

    时间:2004-12-15 关键词: cadence 收购 纳米级 get2chip

  • TTPCom收购由Cadence研发的802.11知识产权

    TPCom今天宣布全面收购由Cadence Design Foundry (前身为Tality Corporation)研发的802.11无线区域性网络(Wireless LAN)知识产权技术。凭藉此项收购活动,TTPCom为矽晶片及终端制造商提供全面的802.11技术。     802.11是将互联网接入服务全面革新的新兴无线网络标准。全新设立的WiFi公共上网「热点」(Hot-Spots)除可支援办公室及住宅无线网络外,更让用户在机场及火车站等地点享受到高速无线互联网接入服务。     通过收购802.11 IP技术,TTPCom不仅巩固了无线区域性网络业务的发展基础,还可全面掌握多模式IP技术方案所带来的潜在商机;例如结合了802.11技术的GPRS、EDGE或3G平台,将可应用於笔记本电脑、个人电脑晶片组、高端手机及个人数码手帐等多元化的消费者及商业设备。TTPCom的先进技术能让用户借无线方式存取资料内容,打破时间限制,充分运用可用的带宽。      TTPCom现正组成负责研发及支援802.11技术的专业队伍。该新部门的业务经理John Haine补充说:「TTPCom现在已可设计符合WiFi及矽原料标准的产品,全面兼容802.11技术。TTPCom旗下的802.11产品系列将涵盖专为802.11a、802.11b及802.11g设计的先进低能量数据机。我们现正研制适用於以802.11e为基础的全新视像应用增强技术,并成功增强按802.11i草拟标准的安全性能。」

    时间:2004-12-15 关键词: 802.11 cadence ttpcom 收购

  • Protel 原理图/PCB到Cadence的数据转换

    随着PCB设计的复杂程度和高速PCB设计需求的不断增加,越来越多的PCB设计者、设计团队选择Cadence的设计平台和工具。但是,由于没有Protel数据到Cadence数据直接转换工具,长期以来如何将现有的基于Protel平台的设计数据转化到Cadence平台上来一直是处于平台转化期的设计者所面临的难题。在长期实际的基础上,结合现有工具的特点,提供一种将Protel原理图、PCB转化到Cadence平台上的方法。1. 使用的工具a) Protel DXP SP2b) Cadence Design Systems, Inc. Capture CISc) Cadence Design Systems, Inc. Orcad Layoutd) Cadence Design Systems, Inc. Layout2allegroe) Cadence Design Systems, Inc. Allegrof) Cadence Design Systems, Inc. Specctra2. Protel 原理图到Cadence Design Systems, Inc. Capture CIS在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。这里,我们仅提出几点通过实践总结出来的注意事项。1) Protel DXP在输出Capture DSN文件的时候,没有输出封装信息,在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息,这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性,以及Cadence在封装命名上的限制。例如一个电阻,在Protel中的封装为AXIAL0.4,在后面介绍的封装库的转化中,将被修改为AXIAL04,这是由于Cadence不允许封装名中出现“.”;再比如DB9接插件的封装在Protel中为DB9RA/F,将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时,要考虑到这些命名的改变。2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失,需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。3) 在层次化设计中,模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了,还是要在Capture中重新来过,以确保连接。4) 对于一个封装中有多个部分的器件,要注意修改其位号。例如一个74ls00,在protel中使用其中的两个门,位号为U8A,U8B。这样的信息在转化中会丢失,需要重新添加。基本上注意到上述几点,借助Protel DXP,我们就可以将Protel的原理图转化到Capture中。进一步推广,这也为现有的Protel原理图符号库转化到Capture提供了一个途径。3. Protel 封装库的转化长期使用Protel作PCB设计,我们总会积累一个庞大的经过实践检验的Protel封装库,当设计平台转换时,如何保留这个封装库总是令人头痛。这里,我们将使用Orcad Layout,和免费的Cadence工具Layout2allegro来完成这项工作。a) 在Protel中将PCB封装放置到一张空的PCB中,并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来;b) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件;c) 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件;d) 接下来,我们使用Allegro的Export功能将封装库,焊盘库输出出来,就完成了Protel封装库到Allegro转化。4. Protel PCB到Allegro的转化有了前面两步的基础,我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程,我们将在Allegro中重现Protel PCB的布局和布线。1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中,作为我们重现工作的起点;2) 首先,我们要重现器件布局。在Protel中输出Place & Pick文件,这个文件中包含了完整的器件位置,旋转角度和放置层的信息。我们通过简单的手工修改,就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件,我们就可以得到布局了。3) 布线信息的恢复,要使用Specctra作为桥梁。首先,从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点:a) Protel中的层命名与Allegro中有所区别,要注意使用文本编辑器作适当的修改,例如Protel中顶层底层分别为Toplayer和Bottomlayer,而在Allegro中这两层曾称为TOP和BOTTOM;b) 注意在Specctra中查看过孔的定义,并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息,可以使用session, wires, 和route文件,建议使用route文件,然后将布线信息导入到我们以及重现布局的Allegro PCB中,就完成了我们从Protel PCB到Allegro BRD的转化工作。

    时间:2004-12-02 关键词: cadence PCB 原理图 Protel 新鲜事

  • 聊聊学习cadence psd的心得

    为了从事高速pcb的设计,不得不另辟炉灶,经朋友的一致推荐,说是cadence比较好,功能比较多,而且其仿真功能是业界最可靠的。的确,cadence是高速pcb设计中的典范软件。可正因为其功能强大,学习起来很是费劲。小弟是一个初学者,也曾经用过protel,powerpcb,但感觉起来cadence的风格与其截然不同,至少我现在我还有摸透,毫无头绪。大概cadence的所有软件都有着相同的风格,psd和spw就比较类似,可惜那个也是一知半解。cadence的设计流程中,道道特别多,好像没有几年的打练,是不会有什么进展的。可能要以学习系统的方法来学习它,首先抓住纲,而后慢慢细化。可惜这么多天看的头都大了,什么纲,目的,全然不知!在此,希望各位能够不吝赐教,大家一起讨论讨论,希望能找到一条便捷的方法,有没有比较好的教程,一起学习这套软件。

    时间:2004-12-02 关键词: cadence 新鲜事 psd

首页 上一页 5 6 7 8 9 10 11 12 13 14 下一页  尾页 
发布文章

技术子站

更多

项目外包