当前位置:首页 > Cadence
  • Cadence为台积电16纳米FinFET+ 制程推出一系列IP组合

    令设计者受益于先进制程的更高性能、更低功耗以及更小设计面积 Cadence设计系统公司今日宣布为台积电16纳米FinFET+ 制程推出一系列IP组合。 Cadence所提供的丰富IP组合能使系统和芯片公司在16纳米FF+的先进制程上相比于16纳米FF工艺,获得同等功耗下15%的速度提升、或者同等速度下30%的功耗节约。 目前在开发16 FF+工艺的过程中,Cadence的IP产品组合包括了在开发先进制程系统单芯片中所需的多种高速协议,其中包括关键的内存、存储和高速互联标准。IP将在2014年第四季度初通过测试芯片测试。有关IP产品和销售时间的详细信息,客户可联系Cadence当地的销售人员 Cadence在今天还宣布了其针对16纳米FinFET+制程的数字实现、签收和定制/模拟设计工具已获得台积电认证,详细内容,请点击Click here 台积电设计基础架构市场部高级总监李硕表示:“我们16纳米FinFET+制程对于下一代单芯片设计至关重要,它们平衡了设计中性能、功耗和面积的难题。作为台积电长期可信任的合作伙伴,我们相信在这一新制程被广泛采用的过程中,Cadence提供的验证过的工具和IP会扮演非常重要的作用。” Cadence高级副总裁和IP部门总经理Martin Lund指出:“我们针对16纳米FinFET+制程的丰富IP组合将使设计团队能快速进入下一代系统单芯片的设计、并体验到新FinFET制程的性能和功耗优势。”

    时间:2014-10-08 关键词: cadence 台积电

  • Cadence IP组合和工具支持台积电新的超低功耗平台

    Cadence为先进的低功耗移动消费产品提供关键IP和设计工具 Cadence设计系统公司今日宣布其丰富的IP组合与数字和定制/模拟设计工具可支持台积电全新的超低功耗(ULP)技术平台。该ULP平台涵盖了提供多种省电方式的多个工艺节点,以利于最新的移动和消费电子产品的低功耗需求。 为加速台积电超低功耗平台的技术发展,Cadence将包括存储器、接口及模拟功能的设计IP迁移到此平台。使用Cadence TensilicaÒ数据平面处理器,客户可以从超低功耗平台受益于各种低功耗DSP应用,包括影像、永远在线的语音、面部识别和基带处理。另外,在支持超低功耗设计方面,Cadence的工具组合囊括了数字、模拟、定制及混合信号IC设计的所有产品。 “低功耗的移动和消费产品要建立持续的领先优势,客户必须具备高效能处理技术就如我们的超低功耗技术平台,”台积电设计基础架构市场部资深总监李硕表示:“示部设计功耗技对这一技术的支持,使我们能为双方共同的客户提供一个完整的设计工具和IP的生态系统,推动并加速设计创的发展。” Cadence高级副总裁兼首席策略官徐季平指出:“台积电的超低功耗平台是当今消费电子产品设计应对高效能源挑战迈出的非常重要的一步。我们在此超低功耗平台上的早期投资和我们与台积电的长期合作使Cadence得以迅速地提供新一代消费电子产品设计所需要的IP和工具。”

    时间:2014-10-08 关键词: cadence 台积电

  • 円星科技采用Cadence VIP缩短2.5倍的验证时间

    美国加州2015年2月4日,全球电子设计创新领导厂商Cadence(Cadence Design Systems)今天宣布,专业芯片IP供应商円星科技(M31 Technology)采用Cadence的验证IP(VIP)产品,与手动的测试平台结果相比,不但缩短了2.5倍的验证时间,还能提升设计人员的效率,并确保更佳的验证品质。 円星科技采用Cadence的PCI Express® (PCIe®) 2.0以及TripleCheck™选项,实现更快速的验证收敛,以及完整的规格覆盖。例如DDR、MIPI、USB、SATA和PCIe等VIP模组介面的个別元件能被轻松地插入SoC测试平台中,与芯片共同进行模拟。Cadence的TripleCheck IP Validator包含测试套件、覆盖模型、与验证计划(vPlan)三项主要功能,可简化芯片前阶段(pre-silicon)的循环性验证。 円星科技董事長兼总经理林孝平表示:“身为IP供应商,円星致力于为客戶提供高品质的芯片IP服务,并缩短产品的的开发时间。采用Cadence VIP与TripleCheck解决方案,不仅能大幅缩短设计人员撰写测试平台的时间,更重要的是,设计人员也能轻松执行验证工作,并达到近乎完整的覆盖率。」 Cadence是VIP市场的领导者,拥有完整的产品组合,可支持超过40种通讯协定以及60种记忆体介面。Cadence VIP支持所有主要的模拟器与验证语言,可适用于各种验证环境。

    时间:2015-02-09 关键词: cadence 验证

  • 灿芯半导体运用Cadence数字设计实现和Signoff工具 提升了4个SoC设计项目的质量并缩短了上市时间

    Cadence今天宣布灿芯半导体(Brite Semiconductor Corporation)运用Cadence® 数字设计实现和signoff工具,完成了4个28nm系统级芯片(SoC)的设计,相比于先前的设计工具,使其产品上市时间缩短了3周。通过使用Cadence设计工具,灿芯半导体的设计项目实现了提升20%的性能和节省10%的功耗。 灿芯半导体使用Cadence Encounter® 数字设计实现系统用于物理实现、Cadence Voltus™ IC电源完整性解决方案用于电源signoff和设计收敛。Encounter数字设计实现系统结合GigaOpt路径驱动优化和CCOpt并发时钟数据路径优化的方案,使灿芯半导体能同时实现提高性能和降低功耗。此外,Voltus IC电源完整性解决方案使灿芯半导体能在设计早期就可以验证设计功能是否符合预期,从而大大降低在设计后期遭遇失败的风险、最终缩短整个开发时间。 “在竞争白热化的移动设备市场中,用对工具很重要,使用正确的数字设计实现和signoff工具能让我们在竞争中保持领先。”灿芯半导体(Brite Semiconductor)首席营运官徐滔先生表示:“Cadence Encounter数字设计实现系统和Voltus IC电源完整性解决方案的出色效率能帮助我们达成目标,不仅使性能和功耗实现最优化,同时缩短10%的产品上市时间并强化了我们设计的可靠性。” “Cadence的工具帮助灿芯半导体提升了他们的设计品质和工程效率,令他們按时完成了28nm SoC的设计。” Cadence设计与Signoff事业部资深副总裁Anirudh Devgan博士表示:“节省3周的设计时间代表灿芯半导体能够执行更多更创新设计项目,他们有能力让更多的设计项目更快上市。”

    时间:2015-03-02 关键词: cadence signoff

  • 展讯采用Cadence Innovus设计实现系统加速设计效率

    Cadence(Cadence Design Systems, Inc.)今天宣布,展讯通信(上海)有限公司(Spreadtrum Communications (Shanghai) Co., Ltd., )采用全新的Cadence® Innovus™ 设计实现系统,大幅缩短了数百万级的28纳米IP模块的周转时间(TAT),同时达成其功耗、性能和面积的(PPA)目标。相比于使用其原先的方案,Innovus方案极大地减少了展讯这个IP模块的周转时间,同时仍满足原定的PPA目标。 展讯项目运行速度的提升和产能的增益源于Innovus设计实现系统最新的GigaPlace布局引擎,使用该引擎高品质的布局优化和先进的的全流程多线程技术而实现快速收敛。多线程技术贯穿整个Innovus设计流程,使当今设计服务器领域常用的8核和16核CPU机器实现最佳的产能。 “和原先的解决方案相比较,Innovus设计实现系统大幅提升了展讯一个数百万级、关键IP核的运行速度。”展讯通信ASIC副总裁Robin Lu表示:“通过运行时间的提升,每天能实现超过一百万级的运行能力,使展讯在竞争日益激烈的移动设备市场上能自信地推行激进的产品交付计划,并仍然保证交付的卓越品质。” “展讯的项目堪称为移动设备领域中最复杂的设计,这个市场中,市场窗口非常短暂,以快速的周转时间实现极具挑战的PPA目标尤为重要。” Cadence数字与Signoff事业部资深副总裁Anirudh Devgan博士表示:“Innovus设计实现系统通过提供卓越的起始布局、利用它大量的多线程优化引擎,在最佳的时间内达成功耗、性能和设计面积的目标,从而令这些复杂的设计得以加速实现。 Innovus设计实现系统是新一代的物理设计实现解决方案,它使系统芯片(SoC)开发人员能够交付最佳PPA标准的高品质设计,并且缩短上市时间。最高达10倍,并交付最佳品质的结果”相关新闻稿。

    时间:2015-03-11 关键词: cadence 展讯

  • Cadence宣布提供业界首款HDMI 2.0验证IP

    21ic讯 Cadence设计系统公司今天宣布可提供业界首款支持全新HDMI 2.0规范的验证IP(VIP)。这款VIP使设计师们可以快速彻底地验证其片上系统(SoC)是否符合HDMI 2.0规范,从而加速批量生产的准备时间。这款用于HDMI 2.0的Cadence VIP支持各种主流逻辑模拟器、验证语言及包括UVM(Universal Verification Methodology)在内的方法学。 “Cadence提供的这款HDMI 2.0验证IP可以让很小的验证团队在非常紧迫的日程限制下交付可靠的成果,节省了开发验证解决方案所需要的精力,让我们的工程师们得以专注于其他对项目完成非常重要的任务,”意法半导体显示产品部验证经理Larry Porter表示,“这样,我们就能创造出客户所期待的那种高品质且可靠的设计。” “HDMI 2.0规范的推出,是HDMI论坛的一个重要里程碑,”HDMI论坛主席、来自索尼公司的Robert Blanchard表示。“我们的会员企业紧密协作,拓展了消费电子应用的音视频功能,将已经非常成功的HDMI规范提升至新的水平。” “HDMI 2.0承诺给眼光已经非常挑剔的视频观众带来全新的体验,”Cadence公司VIP产品营销集团总监Susan Peterson表示, “我们的客户现在可以快速获得我们最新的VIP,这样他们就能很有信心地创造出这些激动人心的新产品,并将他们快速地铺上商店货架。”

    时间:2013-09-27 关键词: cadence hdmi 2.0

  • Cadence 荣获卓越职场研究所“大中华区最佳职场”

     Cadence Design System, Inc. (现已正式更名为楷登电子,NASDAQ:CDNS)今日宣布,正式获颁卓越职场研究所(Great Place to Work® Institute)“大中华区最佳职场”。凭借充满活力的企业文化不断激发员工的创新热情,以及技术改变生活的愿景,Cadence与大中华区多家顶尖公司跻身榜单,共获殊荣。 “Cadence 获评最佳职场,我们深感荣幸,获此殊荣也充分印证了我们对大中华区客户及员工的承诺”,Cadence 全球副总裁石丰瑜先生 (Michael Shih) 表示,“‘One Cadence, One Team’是我们的核心价值之一。秉承这一理念,Cadence亚太区团队携手并进,推动技术创新,为客户成功保驾护航。” Cadence致力于为大中华区及全球雇员提供卓越的工作环境,并已在韩国、德国、爱尔兰、加拿大、印度、英国及美国获颁最佳职场殊荣,充分体现了公司深厚的企业文化及充满热情的团队精神。

    时间:2015-12-17 关键词: cadence 最佳职场

  • 瑞昱获授权使用Cadence Tensilica HiFi 音频/语音DSP IP内核

    21ic讯 Cadence设计系统公司日前宣布,瑞昱半导体公司(Realtek Semiconductor Corp)获得Cadence Tensilica(Cadence® Tensilica®)授权,可使用HiFi 音频/语音DSP(数字信号处理器)IP内核,配合Sensory公司(IC和嵌入式软件解决方案提供商)的TrulyHandsFree™方案一起,用以实现长时开启(Always-on)语音控制与识别技术。这种低功耗软硬件混合解决方案使得瑞昱可以向其移动通讯和电脑用户以最低功耗支持长时开启语音控制与识别的功能,这是一个非常显著的竞争优势。 Cadence Tensilica HiFi音频/语音DSP是业内应用最为广泛的可授权音频/语音DSP 产品系列,可以支持100多种经过验证的音频/语音软件包。超过55家公司已经通过授权将 HiFi音频/语音DSP应用于智能手机、平板电脑、计算机、数字电视 、家庭娱乐系统以及其它设备。HiFi音频/语音DSP可以运行在超低功耗模式下以延长电池寿命,使用基于Sensory的低功耗声音探测功能检测输入声音,这是TrulyHandsFree长时开启语音控制技术的特点。 瑞昱电脑外设产品事业部副总裁苏祝鼎指出:“Cadence TensilicaHiFi音频/语音DSP是约定俗成的标准,是业内拥有最多稳定的优化的音频和语音软件包支持的DSP,并有支持基于C语言编程最好的软件工具链。我们正对未来移动和个人电脑产品进行HiFi标准化,这使得我们能够满足客户对于在范围广泛的各种不同性能条件下苛刻的低能耗需求,同时,Sensory软件将有助于我们建立一个用于独特语音激活和识别功能的平台。” CadenceIP集团全球副总裁Jack Guedj表示:“通过采用Tensilica/ Sensory软硬件组合解决方案,瑞昱将有能力向其客户提供市场领先的语音识别功能。低功耗长时开启语音识别功能是移动设备市场竞争中一个关键的差异化设计。”

    时间:2013-08-22 关键词: cadence DSP tensilica hifi

  • TSMC和Cadence 合作开发3D-IC参考流程以实现3D堆叠

    21ic讯 Cadence设计系统公司日前宣布,台积电与Cadence合作开发出了3D-IC参考流程,该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。它将台积电的3D堆叠技术和Cadence®3D-IC解决方案相结合,包括了集成的设计工具、灵活的实现平台,以及最终的时序物理签收和电流/热分析。 相对于纯粹在工艺节点上的进步,3D-IC技术让企业在寻求更高性能和更低功耗的道路上,有了更多的选择。3D-IC给开发当今复杂设计的工程师们提供了几项关键优势,帮他们实现更高的性能、更低的功耗以及更小的尺寸。今天宣布的内容,是两位3D- IC技术领先者一年前宣布的台积电CoWoS™参考流程的延续。 “我们与Cadence紧密协作以实现真正3D芯片开发,”台积电设计架构营销部高级总监Suk Lee表示。“通过这一全新的参考流程,我们的共同客户可以充满信心地向前推进3D-IC的开发,因为他们知道其Cadence工具流程已通过3D-IC测试工具在硅片上进行过验证。” “3D-IC是进行产品整合的全新方法。它赋予摩尔定律新的维度,需要深度合作才能获得完美的功能产品,”Cadence首席战略官兼数字与签收集团资深副总裁徐季平表示。“这一最新的参考流程表明,我们携手台积电开发3D芯片的实际操作流程不仅可行,而且对于解决芯片复杂性方面是个有吸引力的选择。” Cadence 3D-IC流程中的工具囊括了数字、定制/模拟及最终签收技术。它们包括Encounter® Digital Implementation System、Tempus™ Timing Signoff Solution、Virtuoso® Layout Editor、Physical Verification System、QRC Extraction、Encounter Power System、Encounter Test、Allegro® SiP及Sigrity™ XcitePI/PowerDC。

    时间:2013-09-26 关键词: cadence tsmc 参考流程 d-ic

  • 微软Microsoft Xbox One采用Cadence Tensilica处理器

    21ic讯 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布,微软(Microsoft Corporation)Xbox One音频子系统中采用四个Tensilica®处理器,具体请参阅Linley集团微处理器报告标题为“Inside the Xbox One Mega-SoC”的报道(需订阅)。 “高品质音频是整体游戏体验中的一个非常重要的元素,”Cadence音频/语音IP营销总监Larry Przywara表示。“微软选用Tensilica HiFi 技术是由于其具有强大的音频编解码器的生态系统支持,为HiFi移植和优化超过100个软件包。微软公司利用我们的定制技术可快速创建最佳解决方案以满足其高品质的音频要求。”

    时间:2014-02-21 关键词: cadence 微软 tensilica 处理器 xbox microsoft

  • Rubidium语音处理解决方案现可搭配 Cadence Tensilica HiFi音频语音DSP

    21ic讯 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)和低资源占用嵌入式语音用户接口技术开发商Rubidium公司今天宣布,Rubidium的语音处理软件解决方案已被移植到Cadence® Tensilica® HiFi Audio/Voice数字信号处理(DSP)IP产品系列上,并于2014年2月24-27日世界移动通信大会上在第6厅6L36号展位Cadence展台展示。Rubidium公司的这款随时聆听语音触发、文本到语音转换、语音识别和生物测定说话者识别及验证软件套件面向移动、无线、可穿戴、汽车及家用电器领域的嵌入式应用。 “为满足客户需求我们将我们的软件移植到Tensilica HiFi Audio/Voice DSP核,得到了出色的低功耗音频平台,”Rubidium创始人兼首席执行官Shlomo Peller表示,“该解决方案使客户有机会将语音用户接口和安全性嵌入他们最新的移动设备中,并能保持较低功耗,不超他们紧张的功耗预算。” “将Rubidium公司加入我们超过55家的HiFi合作伙伴群后,我们能为客户提供更多成熟的语音处理软件选择,”Cadence音频/语音IP营销总监Larry Przywara表示,“Rubidium的软件植入利用我们HiFi Mini DSP核心超低功耗的特性,将所有音频、语音处理有效地从主处理器上剥离,从而能让主处理器在休眠的同时,保持低功耗音频处理功能处于启用状态。”

    时间:2014-02-27 关键词: cadence DSP tensilica hifi rubidium 语音处理 音频语音

  • Cadence宣布推出Interconnect Workbench 用于进行基于ARM片上系统的性能分析与验证

     亮点: · Cadence Interconnect Workbench优化整合了ARM® CoreLink™ 、CCI-400™、NIC-400™、NIC-301™及ADB-400™系统知识产权(IP)的片上系统的性能。 · 使设计团队能快速生成性能分析测试台,这些测试台之前用手工需要数周时间才能建立。 Cadence设计系统公司今天宣布推出Cadence® Interconnect Workbench。Interconnect Workbench是一种软件解决方案,在整个片上系统设计过程对互连进行周期精确的性能分析,能在关键流量状况下快速识别出设计问题,并帮助用户改进器件性能、加快产品上市。Interconnect Workbench搭配Cadence Interconnect Validator,组成了一套完整的功能验证与性能检验解决方案。 Interconnect Workbench可自动生成整合了Interconnect Validator及一整套AMBA验证IP的性能测试台,以前需要数周时间才能建立的测试环境,现在需要的时间和工作量可以大幅减少。为加强设计的性能,Interconnect Workbench允许用户在一个屏幕上并排比较可能的体系结构。 “确保片上互连能最优地工作,是对今天复杂片上系统的基本要求,系统设计师需要Interconnect Workbench所提供的周期精确的分析,来做出权衡并改进他们的设计。”ARM处理器事业部系统IP产品总监Andy Nightingale表示。 “Interconnect Workbench的推出,就是专门为了应对今天片上系统的复杂性,”Cadence负责系统与验证集团系统与验证解决方案的公司副总裁Ziv Binyamini表示。“除了优化他们基于ARM的移动、消费电子、网络和存储片上系统的性能外,用户还能够更快地将他们的产品推向市场。”

    时间:2013-11-07 关键词: cadence 系统 分析 性能 ARM 基于 验证 进行 宣布 推出

  • Cadence推出新一代Tensilica高性能ConnX 基带DSP系列

    21ic讯 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布该公司新一代Tensilica® ConnX基带数字信号处理器(DSP)IP开始上市。该系列新产品包括ConnX BBE32EP 和 BBE64EP两款产品。ConnX BBE32EP 和 BBE64EP以最优化的低功耗进行复杂数字处理,且非常适用于智能手机和平板电脑、高清电视(HDTV)、机顶盒和汽车通信基础设施系统应用。这两款新DSP IP核在LTE、LTE-Advanced、801.11ac、HDTV解调、3G/HSPA+以及WiFi包括MIMO处理等高效处理运算中表现卓越。 ConnX BBE32EP 和 BBE64EP核在降低芯片面积和功耗的同时可显著提高最大频率与演算效能。相较于前代产品,ConnX BBE32EP核可提高25%,ConnX BBE64EP核可提高80%的最大频率。 此外,ConnX BBE32EP 和 BBE64EP核通过支持可显著减少对硬件加速器需求的功耗水平,为系统实现提供了前所未有的灵活性。例如,与前几代核相比,ConnX BBE32EP可降低高达33%的功耗,从而使软件实现更多的功能,同时可保持相当的功率预算。 “无论是微蜂窝、接入点、移动热点、平板电脑或机顶盒,所有这些设计都可从基于软件解决方案的灵活性中受益良多,可实现更快的开发时间、互操作性的调整和跟踪标准的更新,”Cadence IP集团副总裁Jack Guedj表示。“这种灵活性只有在像ConnX BBE32EP和 BBE64EP可编程处理器实现信号处理的调制解码器低功率要求时才可实现。”

    时间:2014-03-04 关键词: cadence 基带 DSP tensilica connx

  • Xilinx、Arm、Cadence和台积公司共同宣布全球首款采用7纳米工艺的CCIX测试芯片

     2017年9月11日,中国上海—赛灵思、Arm、Cadence和台积公司今日宣布一项合作,将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片,并计划在2018年交付。这一测试芯片旨在从硅芯片层面证明CCIX能够支持多核高性能Arm CPU和FPGA加速器实现一致性互联。 关于CCIX 出于功耗及空间方面的考虑,在数据中心内对应用进行加速的需求日益增长,诸如大数据分析、搜索、机器学习、4G/5G无线、内存内数据处理、视频分析及网络处理等应用,都已受益于可在多个系统部件中无缝移动数据的加速器引擎。CCIX将支持部件在无需复杂编程环境的情况下,获取并处理位于任何地方的数据。 CCIX将利用现有的服务器互连基础架构,实现对共享内存更高带宽、更低延迟和缓存一致性的访问。这将大幅提升加速器的可用性以及数据中心平台的整体性能和效率,降低进入现有服务器系统的壁垒,并改善加速系统的总拥有成本(TCO)。 关于测试芯片 这款采用台积7纳米工艺的测试芯片将以Arm最新的DynamIQ CPU为基础,并采用CMN-600互联片上总线和其他基础IP。为了验证完整的子系统,Cadence提供了关键I/O和内存子系统,其中包括了CCIX IP解决方案(控制器和PHY)、PCI Express® 4.0/3.0(PCIe® 4/3)IP解决方案(控制器和PHY)、DDR4 PHY、外设IP(例如I2C、SPI和QSPI)、以及相关的IP驱动程序。 Cadence的验证和实施工具将被用于构建该测试芯片。测试芯片可通过CCIX片到片互联一致性协议(CCIX chip-to-chip coherent interconnect protocol)实现与赛灵思16纳米Virtex®UltraScale+™ FPGAs的连接。 供应流程 测试芯片将在2018年第一季度流片,并于2018年下半年提供芯片。 公司证言 赛灵思证言 赛灵思首席运营官Victor Peng表示:“我们正在通过先进技术的创新实现计算加速,因此对于此次合作我们感到非常兴奋。我们的Virtex®UltraScale+™ HBM系列采用了第三代CoWoS技术,该技术是我们与台积公司共同研发的,现已成为CCIX的HBM集成和高速缓存一致性加速的行业装配标准。” Arm证言 Arm公司副总裁暨基础架构部门总经理Noel Hurley表示:“随着人工智能和大数据的蓬勃发展,我们发现越来越多的应用对异构计算提出持续增长的需求。这一测试芯片将不仅证明Arm的最新技术和一致性多芯片加速器可拓展至数据中心,更展现了我们致力于解决快速轻松访问数据这一挑战的承诺。此次针对一致性内存的创新协作是迈向高性能、高效率数据中心平台的重要一步。” Cadence证言 Cadence高级副总裁兼IP部门总经理BabuMandava表示:“通过与合作伙伴构建高性能计算的生态系统,我们将帮助客户在7纳米和其他高级节点上快速部署创新的新架构,从而服务于不断增长的数据中心应用。CCIX行业标准将有助于推动下一代互联,提供市场所需的高性能缓存一致性。” 台积公司证言 台积公司设计暨技术平台副总经理侯永清博士表示:“人工智能和深度学习将深刻影响诸多行业,包括医疗健康、媒体和消费电子等。台积最先进的7纳米FinFET工艺技术具备高性能和低功耗的优势,可满足上述市场对高性能计算(HPC)应用的不同需求。

    时间:2017-09-12 关键词: cadence Xilinx ARM 7nm工艺

  • 电源及电源管理方案大联盟

    电源及电源管理方案大联盟

    就目前而言,电源及电源管理解决方案仍然是热门之重,Fairchild、Altera、Intersil、Cadence、凌力尔特等公司为大家呈现最先进、最完整的各类电源及电源管理方案,下面一同分享。 外部适配器 据Darnell公司的分析,AC/DC外部电源2009年达到22亿件,2013年将达到33亿件,年复合增长率可为11.1%。从应用角度看,最大的增长部分是通信,主要由移动手机驱动,预计2013年将达到23亿件,其中小于75W的产品主要由通信市场驱动。 Fairchild的创新产品有75W以下PWM控制器。通常,8引脚固定频率绿色PWM控制器的不足之处是能效较低,同时待机能耗又较高,Fairchild的FAN6754在有负载时可达87%的平均能效;无负载时小于100mW,减少EMI达5~10dB。 手机电源方案 目前提高能效的手机电源方案自顶向下有六个层次:应用软硬件、OS、系统分割(Partitioning)、硬件架构、电路设计和制造工程。后四种是Fairchild的专长。 Fairchild的照明MPS(移动功率解决方案)可用于数码相机闪光灯、手机的LED驱动器,例如FAN5902用于手机RF部分,能耗可降低50%。 Fairchild还有手机Micro USB的多种方案,集成度高;移动产品的视频方面,专利的mSerDes更小,无需屏蔽壳;Fairchild还推出了业界第一款手机用1080p视频滤波器,尺寸只有1.0×1.45mm;视频/相机开关信号质量高,用于业界标准的MIPI和HDMI互联。翻译器(Translator)是输入一种电压、输出多种电压IC,例如带I/O口的微处理器需要1.8V,逻辑层需要3.3V,闪存、平板显示的电压需要更高,FXL3SD206满足宽范围的电压需求;Fairchild还提供手机、MP3耳机用音频系统IP,可用于麦克风ECM或MEMS的数字输出IP。 低压方案 低压传统上指MOSFET工作在200V及以下,通常是多芯片模块(MCM)和负载开关产品,现在业界把“中功率IC产品”也纳入其中。Fairchild 创新的MLP(低功耗电源管理)产品有多种小型化封装方案,使传统的SO-8趋向于双3×3mm,D-Pak趋向于Power56和 Power33,Power56趋向Power33,Power33趋向Power22方案,而能效、功率密度更佳,EMI更小。今后低压MOSFET将在应用方案、Trench(沟槽) MOSFET技术、线性IC设计和封装方面等继续创新。 SuperFET向SupreMOS转化 Fairchild离线(Off-line)电源的全球技术市场推广经理Van Niemela介绍了该公司的几项创新技术:(1)SupreMOS技术,相比SuperFET,有更低的RDS(ON)、更低的输入电容; (2)临界导通模式交错式PFC控制器可提高能效,具有相位管理、低谷开关技术等,典型产品如FAN9612;(3)ORing FET打破了在5×6mm印脚(Footprint)时RDS(ON) 1mW的最低记录,典型产品如FDMS7650。 专业人士指出:目前服务器农场(Farmer)和基站是最受关注的耗能大户。另外,家庭待机功耗、照明、便携式产品等也是节能关注的热点。 Altera Hardcopy ASIC部门高级总监Dave Greenfield说,为了降低功耗,需要在芯片、软件和系统级方面创新:(1)芯片方面,要平衡制程技术,例如更低的核心电压通常可以降低动态功耗,制程的提高不能对降低静态功耗(漏电流)有帮助,但可以通过其他技术来降低功耗;(2)芯片要采用多种设计技术,需要精确地预估关键的起始点,功率驱动的综合更重要,而过去较关注的却是性能和密度;(3)系统级方面,例如DDR3虽然性能比DDR2性能强大,但是功耗却更低。 Intersil电源管理产品事业部高级副总裁Peter Oaklander介绍了在数据服务器中实现高效率电源转换的方案,指出新的多相和PoL(负载点)架构增强了服务器DC/DC效率。例如ISL6336EVAL5由于有合理的算法,既可以提高多相架构的使用效率,也可以提高轻负载的效率。谈到数字电源,是否数字电源将来会取代所有模拟电源?回答是否定的。由于价格因素,数字电源较适合高端应用。 Cadence副总裁Steve Carlson谈到,在芯片架构创新方面,人们有多种选择:制程节点、设计成本、复用、多核、封装、混合信号、光刻选择、可编程方面等,这既可好也可坏,好办法是尽量在早期准确地对芯片评估,以压缩设计时间。 混合动力汽车用电源管理方案和μModule模块 Linear Technology的执行董事长Bob Swanson称,该公司值得骄傲的技术有:混合动力汽车的电源管理方案,例如LTC6802是锂聚合物电源管理系统的一部分,已用于三菱iMiEV―日本第一款批量生产的电动轿车。 μModule产品的特点是易于使用,该公司2006年第一次推出μModule电压调节器,目前已经超过25个系列,而且增速高于分立调节器。 同步降压转换器和步进转换器 凌力尔特(Linear)公司电源产品部产品市场推广总监Tony Armstrong介绍了LTC3633:双通道3A、15V输入的单片同步降压转换器。现在已有样品,预计2010年1月批量上市。采用0.65μm工艺。 LT3640是高压、双输出单片步进转换器,带有POR(上电复位)和WDT(看门狗计时器),非同步高压Buck(降压式变换)时4~35V,同步低压Buck时2.25~5.5V。可应用于汽车、工业电源、分布式DC电源系统等。 凌力尔特电源管理方案主要有四类:线性调节器、开关模式控制器调节器、单片开关模式调节器、μModule调节器系统。其中DC/DC μModule调节器的特点是可靠性高。LTM8027是60V输入电压,输出电压2.5~24V可调,可以作为逆变器使用,小、薄并且简单易用。 发布者:博子

    时间:2018-09-27 关键词: cadence intersil 电源管理 电源 电源技术解析

  • 中芯国际采用Cadence DFM解决方案

    中芯国际采用Cadence DFM解决方案

    全球电子设计创新企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布,中芯国际集成电路制造有限公司(中芯国际”,纽约证交所股份代号:SMI;香港联合交易所股票代码: 0981.HK)采用了Cadence® Litho Physical Analyzer与Cadence Litho Electrical Analyzer,从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。 Cadence Litho Electrical Analyzer—半导体行业第一个用于各大领先半导体公司从90到40纳米生产中的DFM电气解决方案—与Cadence Litho Physical Analyzer结合,形成了一个能精确预测最终硅片结果的流程。 此前单个单元和库的电气行为可在一个单独的环境中进行预先标示,该单独环境在给定的、基于目标制程技术的设计中使用时可保持一致性。在65及更小纳米,单元的每次放置都产生了自己的一套物理和电气差异,这些差异与邻近的单元或环境有关。 这种“与环境有关的差异”已成为关键的问题,可导致芯片设计失败。 Cadence Encounter® Digital Implementation System (EDI)无缝地整合了Litho Physical Analyzer与Litho Electrical Analyzer,可在全芯片实现之前进行严苛的、与环境有关的单元物理与电气签收。 该流程利用了模型化的物理与电气可制造性(DFM)技术,可提高标准单元库、知识产权(IP)核、及全芯片的品质和可靠性,从而提高完整芯片的制造成品率。 “在65和45纳米上必须解决物理和电气差异,这需要一种整体性的方法,它要始于单元级别,并考虑到设计的整个环境,” 中芯国际设计服务中心副总裁刘明刚表示,“通过Cadence的DFM流程,我们能够分析单元和IP差异,并能对它们在真实硅片中的性能进行精确建模。 通过标示和减少差异,我们的客户将能减少防护带并制出更高品质的硅片。 该解决方案还能实现近线性可扩展性,而这对于全芯片电气DFM验证流程来说是必需的。 Cadence已开发出业界最完整的设计侧DFM预防、分析和签收方法学之一,并包括Encounter Digital Implementation System设计侧优化。它也被用于32和28纳米库的差异建模。“快速、精确、与环境有关的单元光刻与压力效应差异建模,对实现65纳米及以下节点实现有价值生产设计非常关键,”Cadence实现集团研发副总裁徐季平表示。“众多一次硅片成功已证明了高容量半导体设计DFM分析工具的价值。”

    时间:2018-10-04 关键词: cadence 集成电路 电源技术解析 dfm

  • 全新评估平台Cadence OrCAD PSpice(ST)

    意法半导体宣布成功开发一个新的评估平台,客户可以仿真意法半导体先进的模拟和功率芯片。Cadence® OrCAD®, PSpice®是一项稳健且广泛使用的软件仿真技术,新的芯片评估平台采用此项技术对意法半导体的模拟和功率产品进行仿真。 此前,意法半导体的模拟产品可使用SMPS@eDesign Studio免费在线工具,此工具是专门为开关电源(SMPS)的设计和仿真开发的。从现在起,在Cadence OrCAD 平台内,可以利用PSpice软件对在SMPS@eDesign Studio环境内创建的系统设计进行更加精确的仿真。PSpice OrCAD是一个全功能的模拟电路和混合信号电路单机仿真软件,被业内公认为基于Spice的系统设计仿真工具的行业标准。  意法半导体执行副总裁兼工业和多市场部总经理 Carmelo Papa表示:“OrCAD能够让我们的客户很好地评测意法半导体的模拟和功率产品。使用OrCAD软件评估我们的芯片将增强客户的信心,让他们确信已经取得最高质量的芯片。”通过Cadence的OrCAD ,PSpice软件支持的第一个意法半导体产品系列为直流-直流转换器和ViPER单片开关电源芯片;最终将扩展到支持几乎所有意法半导体的模拟和功率产品。

    时间:2010-04-13 关键词: cadence pspice orcad 评估平台

  • Cadence推出全新FastSPICE仿真器Spectre XPS 吞吐量比竞品快10倍

    21ic讯 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ股票代码:CDNS)今天宣布推出Spectre® XPS (eXtensive Partitioning Simulator)。它是一款高性能FastSPICE仿真器,可实现对大型、复杂芯片设计的更快速、更全面的仿真。这款全新仿真器提供了突破性的分区技术,与竞争产品相比速度可高出10倍,将仿真时间从数周缩短至几天。Spectre XPS具有特有的功能,使设计师可以精确测量时序,同时将电压降的影响包含在内,使其成为先进节点、低功耗移动设计的理想选择,因为这些设计中高性能、精确性及更大的版图后仿真验证容量都是必不可少的。 Spectre XPS基于领先的Cadence® Spectre仿真平台,这样可以很容易地重复利用模型、激励、分析和整套方法学,从而降低支持成本,缩短产品上市时间。统一的Spectre仿真平台囊括SPICE、高级SPICE、RF和FastSPICE技术,容易实现分析和流程间的转换;Spectre XPS集成到Virtuoso® Analog Design Environment中可进行混合信号设计,集成到Liberate MX内存特性参数提取工具中可进行SRAM内存特性参数提取。 Spectre XPS更快的吞吐率让设计团队可以对大型内存密集型设计、以及要求对寄生参数有更高可见度的低功耗架构进行更为细致和精确的仿真。除吞吐量方面的改进外,新款仿真器比竞争产品需要的系统内存少二分之一到三分之二,从而改进了计算资源的利用。 “Spectre XPS数量级的性能提升,让我们能够实现在交付时间内完成高质量产品的目标,”德州仪器公司嵌入式处理MCU背板部经理Suravi Bhowmik表示。“推出Spectre XPS让我们能够对复杂的低功耗设计提供精确的漏电与动态功耗分析结果。” “随着设计在复杂性和尺寸方面的不断增长,需要新的仿真技术来应付由电压降或供电门控设计所带来的时序影响的问题,”定制IC与PCB集团高级副总裁Tom Beckle表示。“Spectre XPS FastSPICE仿真器通过下一代算法来处理这些新的挑战。下一代算法提供的仿真精确性和性能,降低了开发尖端、差异化设计的风险。”

    时间:2013-10-14 关键词: cadence 仿真器 全新 推出 吞吐量 spectre fastspice xps

  • Cadence携手CommSolid开发全新NB-IoT基带IP,进军移动IoT市场

    楷登电子(美国 Cadence 公司)今日宣布,将与移动IoT公司CommSolid展开合作,为超低功耗移动通讯环境开发度身定制的全新基带 IP,并结合最新发布的 3GPP 窄频带物联网(NB-IoT)通讯标准,发力迅速发展的移动IoT市场。 CommSolid将单颗Cadence® Tensilica® Fusion F1 DSP与其最新CSN130基带解决方案集成,用于超低功率modem运行;以及包括语音触发、音频识别与传感器融合在内的智能 IoT 应用。Tensilica解决方案易于和片上系统(SoC)设备集成,是经过预先验证和授权的知识产权IP,可以降低项目风险且缩短产品上市时间。 “无论智能钱包、反射器接线柱,还是手提箱等其它创新物联网产品,极短的上市时间,经过认证的技术,以及灵活的modem解决方案都至关重要,”CommSolid总裁Matthias Weiss博士表示。“与Cadence合作,我们深感荣幸。双方将协作开发领先的NB-IoT解决方案,实现传感器与互联网互联。CommSolid的NB-IoT技术与Cadence Tensilica Fusion F1 DSP相结合,将为颠覆式智能应用的发展奠定坚实基础。” “随着窄带通讯产品需求的不断增加,越来越多的客户力求寻找出色的低功耗IP解决方案,打造专属SoC,满足层出不穷的创新应用,”Cadence公司音频/语音IP市场部总监Larry Przywara表示。“此次与CommSolid合作,我们将开发定制NB-IoT IP,为聚焦移动IoT市场的半导体企业保驾护航,助其缩短产品上市时间。” Tensilica Fusion F1 DSP具备低功耗,高性能控制和信号处理等核心特性,是 IoT与可穿戴设备的理想解决方案。Tensilica Fusion F1 DSP配置灵活,支持包括语音唤醒、语音预处理、传感器融合、窄带连接在内的多种数字信号处理任务;以及诸如通讯协议栈和RTOS(实时操作系统)在内的传统控制代码工作。所有的处理任务可以被一颗超低功耗,极小尺寸的处理器完成。。简而言之,Fusion F1 DSP专为智能家居、可穿戴设备、智能城市、医疗、耳机等其它互联产品量身打造,是理想的 SoC解决方案。 Cadence为片上系统(SoC)开发商提供完整解决方案,是领先的知识产权(IP)供应商。Cadence的设计IP、验证IP和Tensilica® 处理器IP助力客户简化设计和验证流程,已被用于汽车、移动、企业、物联网与消费者应用等领域的上千款 SoC。Cadence® IP为企业提供工具、设计内容和服务,推动创新电子系统开发,帮助制定整体系统设计实现战略。

    时间:2017-03-15 关键词: cadence 大数据 NB-IoT commsolid

  • Methods2Business 使用Cadence Tensilica DSP成功打造首款可扩展Wi-Fi HaLow MAC

     楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日宣布,Methods2Business(M2B)的全新Wi-Fi HaLow™ MAC IP搭载Cadence® Tensilica®Fusion F1 DSP。该可授权IP为智能家居、智能城市和工业应用领域的SoC量身打造,是采用电池供电传感器节点的理想解决方案。凭借Fusion F1 DSP,M2B得以在实现IEEE 802.11ah MAC固件的同时运行一系列包括语音触发、音频识别和传感器融合在内的增值应用。该解决方案兼顾软硬件,帮助客户在低功耗,性能及可编程性之间达到最佳平衡。 “超低功耗和安全性能是 IoT市场赖以发展的必要条件,全新Wi-Fi HaLow标准与之完美匹配。凭借Fusion F1 DSP与定制扩展指令集,我们终于可以在Wi-Fi HaLow MAC IP产品上实现上述性能,”Methods2Business首席执行官Marleen Boonen表示。“该解决方案独一无二,高度可扩展,无需多种 DSP即可支持电池供电的小型传感器节点,满足计算密集型接入点的性能需求。” Tensilica Fusion F1 DSP具有低功耗,高性能控制和信号处理等核心特性,是 IoT与可穿戴设备的理想解决方案。Tensilica Fusion F1 DSP配置灵活,支持包括语音唤醒、语音预处理、传感器融合、窄带连接在内的多种数字信号处理任务;以及诸如通讯协议栈和RTOS(实时操作系统)在内的传统控制代码工作。所有的处理任务可以被一颗超低功耗,极小尺寸的处理器完成。 “为了在HaLow Wi-Fi市场大展拳脚,依靠可扩展平台来打造超低功耗传感器节点和高性能接入点是必要条件,”Cadence公司音频/语音IP市场部总监Larry Przywara表示。“基于Fusion F1 DSP,HaLow MAC IP解决方案不仅具备优秀的可扩展性,而且使用灵活,可以基于modem直接满足 IoT应用的多样化需求,并降低功耗,节省成本。” Cadence为片上系统(SoC)开发商提供完整解决方案,是领先的知识产权(IP)供应商。Cadence的设计IP、验证IP和Tensilica® 处理器IP助力客户简化设计和验证流程,已被用于汽车、移动、企业、物联网与消费者应用等领域的上千款 SoC。Cadence® IP为企业提供工具、设计内容和服务,推动创新电子系统开发,帮助制定整体系统设计实现战略。

    时间:2017-03-15 关键词: cadence DSP 物联网 大数据

发布文章

技术子站

更多

项目外包

更多

推荐博客