RAM
-
台湾开发出9纳米超节能内存 预计5到10年内量产
据香港中通社报道，台湾“国研院”纳米（台称“奈米”）组件实验室领先全球，开发出全球最小的9纳米功能性电阻式内存(R-RAM)数组晶胞；这个新内存在几乎不需耗电的情况下，1平方厘米面积内可储存
-
突破技术藩篱 台湾加入NAND Flash战局
台湾长久缺席的快闪存储器产业终于出现曙光，由于既有NANDFlash技术在20纳米制程以下面临天险，全球大厂纷竞逐下世代技术，近期国家纳米元件实验室(NDL)成功在R-RAM(ResistiveRandom-AccessMemory)技术架构下，研发出
-
台湾插足快闪存储器产业
全球大厂纷竞逐下世代技术，近期国家纳米元件实验室(NDL)成功在R-RAM(Resistive Random-Access Memory)技术架构下，研发出全球最小的9纳米电阻式存储器，计划在2011年下半正式成立“16-8纳米元件联盟”，将广邀存储器
-
突破技术藩篱 台湾加入NAND Flash战局
台湾长久缺席的快闪存储器产业终于出现曙光，由于既有NAND Flash技术在20纳米制程以下面临天险，全球大厂纷竞逐下世代技术，近期国家纳米元件实验室(NDL)成功在R-RAM(Resistive Random-Access Memory)技术架构下，研
-
基于FPGA的HD-SDI下变换的研究与设计
摘要 研究了一种采用FPGA将高清数字电视信号转换为标清数字电视信号的方法，利用重采样等技术降低了图像中每行的有效像素和垂直行，完成了HD-SDI到SD-SDI的下变换。设计实现简单，目前已运用于实际工程当中。 关键词
-
直击——当前疯狂的LED通用照明梦背后
“第一条封装线上月开始运行，按计划，大约明年3月份左右我们还会再上4条线。我还计划把工厂的另一半用作应用开发，主要就做球泡灯，现在这个利润很大。”去年才从贸易公司转行LED封装厂老板的李立，此刻正
-
直击当前疯狂的LED通用照明梦背后
“第一条封装线上月开始运行，按计划，大约明年3月份左右我们还会再上4条线。我还计划把工厂的另一半用作应用开发，主要就做球泡灯，现在这个利润很大。”去年才从贸易公司转行LED封装厂老板的李立，此刻正坐在他位于
-
Cx51程序设计的堆栈空间计算方法
用C语言进行MCS51系列单片机程序设计是单片机开发和应用的必然趋势。Keil公司的C51编译器支持经典8051和8051派生产品的版本，通称为Cx51。应该说，Cx51是C语言在MCS51单片机上的扩展，既有C语言的共性，又有它自己的特点。本文介绍的是Cx51程序设计时堆栈的计算方法。
-
基于单片机的系统扩展
一、实验目的 1、学习片外存贮器扩展方法。 2、学习数据存贮器不同的读写方法。 3、学习片外程序存贮器的读方法。 二、实验内容 1.实验原理图： 2、实验内容 （1）使用一片2764EPROM，作为
-
相变内存已悄悄进驻手机产品？
相变化内存(phase-change memory，PCM)已经悄悄现身在手机产品中？根据工程顾问机构 UBM TechInsights 的一份拆解分析报告，发现在某款神秘手机中，有一颗由三星电子(Samsung Electronics)出品的多芯片封装(multi-ch
-
Rambus状告多家IC大厂侵犯专利权
芯片接口技术授权业者 Rambus 日前向美国国际贸易委员会(ITC)与美国加州地方法院控告多家IC厂商侵犯其专利权，并要求有关当局禁止被告厂商的相关芯片与采用那些芯片的系统产品进口；中镖的业者包括博通(Broadcom)、飞
-
双RAM技术的LED显示屏控制系统设计
针对显示信息在垂直循环显示时存储器的使用效率低、存储器占用量大等问题，基于双RAM思想，用静态显示数据组织方式来组织动态显示数据，达到降低存储器占用率的目的。将组织好的数据按奇偶规则存放在一块带有SPI接口的串行Flash中，并使用高速单片机VRS51L3 074控制数据输出显示。
-
基于FPGA的高速卷积的硬件设计实现
在数字信号处理领域，离散时间系统的输出响应，可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛，是工程应用的基础。如果直接在时域进行卷积，卷积过程中所必须的大量乘法和
-
基于FPGA的高速卷积的硬件设计实现
基于FPGA的高速卷积的硬件设计实现
-
Rambus状告多家IC大厂侵犯专利权
Rambus状告多家IC大厂侵犯专利权
-
双RAM技术的LED显示屏控制系统设计
针对显示信息在垂直循环显示时存储器的使用效率低、存储器占用量大等问题，基于双RAM思想，用静态显示数据组织方式来组织动态显示数据，达到降低存储器占用率的目的。将组织好的数据按奇偶规则存放在一块带有SPI接口的串行Flash中，并使用高速单片机VRS51L3 074控制数据输出显示。
-
采用IDDR的亚稳态问题解决方案
什么是亚稳态 在FPGA等同步逻辑数字器件中，所有器件的寄存器单元都需要预定义信号时序以使器件正确地捕获数据，进而产生可靠的输出信号。当另一器件将数据发送给FPGA时，FPGA的输入寄存器必须在时钟脉冲边沿
-
利用 IDDR 简化亚稳态
在FPGA等同步逻辑数字器件中，所有器件的寄存器单元都需要预定义信号时序以使器件正确地捕获数据，进而产生可靠的输出信号。当另一器件将数据发送给FPGA时，FPGA的输入寄存器必须在时钟脉冲边沿前保证最短的建立时间和时钟脉冲边沿后的保持时间，从而确保正常完整地 接收信号。
-
利用C8051F310内置比较器0实现掉电模式
在测量、控制等领域，常要求单片机内部RAM中的数据在电源掉电时不丢失，重新加电时，RAM中的数据能够保存完好,且系统在电源恢复后，能够继续执行程序。利用C8051F310单片机内置比较器0对电源电压进行实时检测，主
-
利用C8051F310内置比较器0实现掉电模式
在测量、控制等领域，常要求单片机内部RAM中的数据在电源掉电时不丢失，重新加电时，RAM中的数据能够保存完好,且系统在电源恢复后，能够继续执行程序。利用C8051F310单片机内置比较器0对电源电压进行实时检测，主
