-
细数全球最昂贵改装特斯拉Model S
[摘要] 一段来自网站T Sportline的视频实拍了一辆价值205,820美元(约合人民币128.0056万元)的顶配改装特斯拉Model S，这辆顶配改装车比贾斯汀?比伯的座驾菲斯科Karma混动超跑贵出一倍，然而性能却不相上下。
-
改装金色轮毂特斯拉Model S加州问世
[摘要] 美国T Sportline改装品牌发布了两款改装的特斯拉Model S，经过改装的特斯拉Model S由出厂时的银灰色轮毂换成了金色轮毂。 (编译 李媛媛)近日，美国T Sportline改装品牌发布了两款改装的特斯拉Mod
-
Quant e-Sportlimousine 超强性能的电动汽车
[摘要] 2014 日内瓦车展上，来自列支敦士登的能源公司nanoFLOWCELL展示了一款非常特别的电动概念车Quant e-Sportlimousine。该车百公里加速仅2.8秒，最高时速380 公里/小时，续航在400 公里到 600 公里之间。
-
FPGA调试技术加快硅前验证
随着基于FPGA进行原型设计的复杂性不断增加，市场对更好调试技术的需求也日益增加。FPGA原型设计可用于验证、早期软件开发、概念证明等，因此变得非常重要。它的主要职责仍然是执行这些任务，而不是试图找出因原型构
-
大联大富威集团推出无线局域网络便携路由器
21ic讯 802.11ac又称5G Wi-Fi，是802.11n的继承者。它具有更宽的RF频宽(提升至160MHz)，更多的MIMO空间串流(spatial streams)(增加到 8)，更多使用者的 MIMO，以及高密度的调变(modulation)(达到 256QAM)。它透过5
-
瑞昱U3网络芯片获创新奖
网通芯片厂瑞昱半导体宣布，USB3.0超高速以太网络控制芯片获电子技术设计(EDN China)年度创新奖。瑞昱表示，USB3.0超高速以太网络控制芯片RTL8153，可支持英特尔SharkBay平台及微软Windows 8AOAC规格。瑞昱指出，RTL
-
东芝发布结构化阵列的专用页面FFSA中心
FFSA™可通过定制少数金属掩膜层配置。从RTL切换到样品交付，FFSA™最小可提供五周的周转时间。东芝获独家授权使用Baysand技术，可通过定制少数金属掩膜层，生产出功能丰富，性能高且功耗低的FFSA™。
-
德国莱因参与太阳光电展及绿色产业展
德国莱因(TÜVRheinland)逆变器检测实验室已于日前零偏差通过德国国家认可委员会(DAkkS)评审，是大中华区唯一通过CNAS/DAkkS/CGC/CBTL/NRTL/TAF等所有资格审核的检测认证实验室。DAkkS是欧盟最严格的认证机构之一
-
如何快速解决隔离FPGA设计中的错误
如果您的FPGA设计无法综合或者没能按预期在开发板上正常工作，原因往往不明，要想在数以千计的RTL和约束源文件中找出故障根源相当困难，而且很多这些文件还可能是其他设计人员编写的。考虑到FPGA设计迭代和运行时间的
-
中芯国际运用Cadence工具改善数位设计流程
益华电脑(Cadence Design Systems)与中国晶圆代工业者中芯国际(SMIC)共同宣布，中芯国际已采用 Cadence 数位工具设计流程，能够适用于最新的SMIC Reference Flow 5.1，一款为低功耗设计的完善 RTL-GDSII 数位设计流程
-
中芯国际运用Cadence工具改善数位设计流程
益华电脑(Cadence Design Systems)与中国晶圆代工业者中芯国际(SMIC)共同宣布，中芯国际已采用 Cadence 数位工具设计流程，能够适用于最新的SMIC Reference Flow 5.1，一款为低功耗设计的完善 RTL-GDSII 数位设计流程
-
中芯国际运用Cadence工具改善数位设计流程
益华电脑(Cadence Design Systems)与中国晶圆代工业者中芯国际(SMIC)共同宣布，中芯国际已采用 Cadence 数位工具设计流程，能够适用于最新的SMIC Reference Flow 5.1，一款为低功耗设计的完善 RTL-GDSII 数位设计流程
-
中芯国际采用Cadence数字工具流程
要点：中芯国际新款40纳米ReferenceFlow5.1结合了最先进的CadenceCCOpt和GigaOpt工艺以及Tempus时序签收解决方案新款RTL-to-GDSII数字流程支持Cadence的分层低功耗流程和最新版本的通用功率格式(CPF)Cadence设计系统
-
中芯国际采用Cadence数字工具流程
要点：中芯国际新款40纳米ReferenceFlow5.1结合了最先进的CadenceCCOpt和GigaOpt工艺以及Tempus时序签收解决方案新款RTL-to-GDSII数字流程支持Cadence的分层低功耗流程和最新版本的通用功率格式(CPF)Cadence设计系统
-
运用智能的调试和综合技术隔离FPGA设计中的错误
如果您的FPGA设计无法综合或者没能按预期在开发板上正常工作，原因往往不明，要想在数以千计的RTL和约束源文件中找出故障根源相当困难，而且很多这些文件还可能是其他设计人员编写的。考虑到FPGA设计迭代和运行时间的
-
基于时序逻辑等效性检查方法的RTL验证
寄存器传输级(RTL)验证在数字硬件设计中仍是瓶颈。行业调研显示，功能验证占整个设计工作的70%。但即使把重点放在验证上面，仍有超过60%的设计出带需要返工。其主要原因是在功能验证过程中暴露出来的逻辑或功能瑕疵和
-
RFID和RTLS技术联手保病人安全
如今，诸如射频识别(RFID)和实时定位(RTLS)等技术正在逐渐改变一些医院的运营方式，未来，这些技术将发挥更大的作用，然而，目前在医疗保健行业，这些技术仍未得到充分利用。 实际上，除了用于财产追踪和供应
-
东芝将推出样品交付周期较短的新款结构化阵列
东芝将推出样品交付周期较短的新款结构化阵列
-
戴姆勒为Ubisense RTLS在制造领域造势
Ubisense集团，提供实时定位系统(RTLS)技术，宣布其智能工厂系统方案已被汽车制造商戴姆勒集团采取，应用在奔驰S级豪华轿车的德国装配线上。 根据Ubisense的陈述，戴姆勒公司首先是在拉施塔特厂进行了试点，收到
-
EDA厂商Cadence助Renesas加速实现周期降低成本
近日，Cadence设计系统公司宣布Renesas微系统有限公司已采用Cadence Encounter RTL Compiler用于综合实现，尤其是将复杂ASIC设计的芯片利用率提高了15%，面积减少了8.4%，加速了实现周期并降低了成本。Renesas微
