-
RISC-V软核在FPGA上的Boot流程与UART驱动开发
在FPGA上构建RISC-V SoC时，从复位向量到串口打印“Hello World”的启动流程，是验证软核能否“自主呼吸”的关键。本文将基于常见的PicoRV32或VexRiscv软核，详解从硬件复位到软件驱动的完整链路，助你打通FPGA软核开发的“最后一公里”。
-
四大“门派”围攻边缘及端侧AI SoC市场“光明顶”
春节过后，全球半导体行业展会密集启幕。华兴万邦先后实地走访德国2026嵌入式世界展(EW26)、巴塞罗那世界移动通信大会(MWC)、2026玄铁RISC-V生态大会、第十四届电子信息博览会(CITE 2026)、香港春季电子展和2026亚洲蓝牙大会等一系列行业大展，深度观察、分析和总结产业链前沿趋势和创新动态。从各大展台新品、技术方案与企业战略布局中不难看出：边缘与端侧AI已成为电子信息行业的核心增量赛道，而采用新架构的边缘及端侧AI SoC正在加速走向各种应用。
-
不止是跑分：基于FPGA的RISC-V软核定制与硬件加速器（HLS）协同设计实战——以AI边缘检测算法为例
在AI边缘计算领域，传统处理器架构常面临算力与能效的双重挑战。基于FPGA的RISC-V软核定制与硬件加速器（HLS）协同设计，为边缘AI算法落地提供了新范式。本文以Sobel边缘检测算法为例，解析如何通过软核定制与HLS加速实现20倍性能提升。
-
RISC-V核在FPGA上的移植：调试陷阱与自定义指令扩展流程
在FPGA上移植RISC-V核并实现自定义指令扩展，已成为推动嵌入式系统创新的关键路径。这一过程既充满技术挑战，也蕴含着性能优化的巨大潜力。本文将结合实际案例，深入剖析调试过程中的常见陷阱，并阐述自定义指令扩展的完整流程。
-
RISC-V核在FPGA上的移植全流程：从指令集仿真到硬件比特流
在AIoT设备开发中，某团队曾尝试将开源RISC-V核移植到FPGA实现边缘计算，却因未充分验证指令集兼容性导致系统频繁崩溃。这一案例揭示了RISC-V移植的关键挑战：如何在保持指令集完整性的同时，实现硬件资源的高效利用。本文将系统阐述从软件仿真到FPGA比特流生成的全流程方法。
-
从进迭时空K3看RISC-V CPU与Imagination GPU协同：如何构建高性能SoC能力
随着端侧AI和高性能计算需求的快速增长，处理器产业的分工模式正在发生变化。近期，Arm 已发布其自研AI芯片，这一动向也让产业对IP模式的开放性与生态中立性产生了更多关注。
-
针对时间序列预测的TinyLSTM剪枝与部署到RISC-V内核
工业传感器预测维护、金融时序分析等场景，时间序列预测对实时性要求极高。传统LSTM模型因参数量庞大难以部署在资源受限的MCU上，而DeepSeek提出的TinyLSTM通过动态门控蒸馏与结构化剪枝技术，将参数量压缩至十万级，同时保持90%以上准确率。本文将解析TinyLSTM的剪枝原理与量化部署方法，并展示基于RISC-V内核的C语言实现方案。
-
算力范式转移：从玄铁C950看高性能RISC-V与Agentic AI时代的CPU角色回正
面对AI Agent与Physical AI的浪潮，单纯依靠增加GPU或NPU的补丁式方案已难以为继，CPU架构必须进行面向AI的底层重塑。 阿里达摩院发布的玄铁C950旗舰处理器，不仅刷新了单核性能纪录，更通过原生AI引擎首次实现了对满血大模型的单芯片支持。这意味着RISC-V已正式突破高性能通用计算与AI计算的“双重攻坚战”。
-
香港RISC-V联盟正式成立，建立国际交流门户与场景应用枢纽
近日，上海赛昉半导体科技有限公司（赛昉科技）联同多间产业领航企业及机构今日共同宣布，香港RISC-V联盟（Hong Kong RISC-V Alliance，简称HKRVA，下称“联盟”）正式成立。在这个基础上，联盟在下一阶段将积极邀请并联合其他持分者参与推进联盟的发展，共同建设RISC-V生态圈，达致多方共赢。
-
倪光南院士：RISC-V正从“备选”走向“主流”
3月24日，由阿里巴巴达摩院主办的2026玄铁RISC-V生态大会在上海举行。高通、Arteris、Canonical、SHD Group、海尔、中兴通讯、全志科技、北京智芯微、南芯科技等全球数百家产学研机构齐聚一堂，分享RISC-V前沿实践。会上，阿里巴巴达摩院发布高性能RISC-V CPU玄铁C950，并推出两大RISC-V原生AI引擎，促进高性能通用算力与AI算力融合，探索打造面向AI Agent时代的新型CPU。
-
打破全球RISC-V CPU性能纪录！阿里达摩院发布玄铁C950
3月24日消息，今日，在上海举行的2026玄铁RISC-V生态大会上，阿里巴巴达摩院发布新一代旗舰CPU产品玄铁C950。
-
RISC-V核定制：在FPGA上实例化Rocket Chip并添加自定义指令集
在硬件设计的浪潮中，RISC-V架构凭借其开放性与模块化，已成为创新的“黄金赛道”。而FPGA则为这种创新提供了无限可能的“试验田”。通过将Rocket Chip生成器与FPGA结合，开发者不仅能快速构建定制化SoC，更能通过自定义指令集（Custom Instructions）为特定算法注入硬件加速的灵魂。
-
RISC-V自定义指令扩展：Chisel语言驱动的专用加速器设计革命
在AIoT与边缘计算爆发式增长的今天，传统通用处理器已难以满足特定场景的极致需求。以卷积神经网络推理为例，90%的运算集中在8-bit矩阵乘法，若用标准RISC-V指令实现，需数百个周期完成单次乘加运算。这种性能瓶颈催生了RISC-V自定义指令扩展技术的突破性应用——通过Chisel硬件构造语言，开发者可快速设计专用加速器并无缝嵌入SoC系统，实现算力与能效的双重跃迁。
-
RISC-V简单之美：静态分支预测下的代码风格调整
在嵌入式系统开发中，RISC-V架构凭借其简洁的设计哲学和开源特性，正成为物联网、边缘计算等领域的热门选择。然而，其精简的分支预测机制(通常采用静态预测策略)对代码编写风格提出了特殊要求。本文通过实际测试流程的对比分析，揭示如何通过调整代码结构提升RISC-V处理器的执行效率，并结合C语言实现展示优化技巧。
-
RISC-V开源生态在嵌入式硬件加速中的探索——基于FPGA的硬件乘法器实现
在嵌入式系统向智能化、高性能化演进的浪潮中，RISC-V开源指令集架构凭借其模块化设计和可扩展性，成为硬件加速领域的重要推动力。结合FPGA的可重构特性，基于RISC-V的硬件乘法器实现方案正逐步打破传统架构的性能瓶颈，为边缘计算、AI推理等场景提供高效算力支撑。
-
嵌入式软件开发工具市场新动向：订阅制趋势下的中国开发者选择
在嵌入式软件开发工具领域，一场悄然的变革正在发生。随着全球软件行业向订阅制转型，嵌入式软件开发工具的授权模式也迎来了重要调整。市场上的嵌入式软件开发工具基本可以分为三类：商用开发工具，开源开发工具和厂商私有开发工具，其中Keil MDK和IAR Embedded Workbench是最受行业欢迎的商用开发工具，例如很多国内外领先的MCU厂商都和IAR达成了战略合作并进行了相互的对接验证。
-
开源指令集赋能物联网：RISC-V如何破解低功耗与定制化难题
当全球物联网设备数量以每年20%的速度激增，从智能穿戴到工业传感器，从智慧城市到农业物联网，设备对低功耗与定制化的需求已演变为一场技术攻坚战。传统芯片架构在功耗优化上陷入瓶颈，定制化开发则因专利壁垒与高昂成本举步维艰。在此背景下，开源指令集RISC-V凭借其开放架构、模块化设计及灵活扩展能力，正成为破解物联网两大核心难题的关键钥匙，为万亿级设备市场注入全新活力。
-
当RISC-V遇见碳监测，边缘计算如何让环境数据“说真话”？
在碳中和目标倒逼全球产业转型的2025年，环境监测领域正经历一场静默革命。传统碳监测设备如同被蒙上眼睛的观测者——某化工园区安装的32套VOCs监测仪，因传感器漂移导致数据偏差超40%;某城市大气网格化监测系统中，20%的节点因通信延迟错失污染峰值捕捉时机。当虚假数据成为减碳行动的“隐形杀手”，RISC-V架构与边缘计算的融合，正在为环境监测注入“数据净化”能力，让每一克碳排放都无处遁形。
-
医疗物联网新范式：基于RISC-V的可穿戴设备与远程监护系统
清晨六点，张奶奶的智能手环自动震动，提醒她该测量血压了。她轻触屏幕，数据瞬间上传至社区医院的云端平台，医生同步收到警报——连续三天的收缩压超过150mmHg。与此同时，千里之外的城市，李先生的糖尿病监测贴片正通过低功耗广域网(LPWAN)传输血糖波动曲线，AI算法分析后，自动调整胰岛素泵的给药剂量。这些场景，正以惊人的速度渗透进日常生活，勾勒出医疗物联网的未来轮廓。而在这场变革中，基于RISC-V架构的开放生态，正以“低成本、高灵活、强安全”的特性，成为推动可穿戴设备与远程监护系统普及的核心引擎。
-
开源指令集的“安全盾”，RISC-V如何筑牢物联网设备信任链？
当全球物联网设备数量突破500亿台，设备安全已从技术问题演变为关乎国家安全、经济稳定与个人隐私的全球性挑战。传统架构因专利壁垒、设计封闭性及安全机制滞后，难以应对物联网碎片化场景下的多样化威胁。在此背景下，开源指令集RISC-V凭借其开放架构、模块化设计及灵活扩展能力，正成为重构物联网安全生态的核心基石。
